지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.20 No.1
- 발행연도
- 2020.2
- 수록면
- 76 - 83 (8page)
- DOI
- 10.5573/JSTS.2020.20.1.076
이용수
초록· 키워드
오류제보하기
The fabrication process has been modified to stabilize the product due to the miniaturization of the semiconductor. It is also necessary to change the material in accordance with the change in the manufacturing process. In this study, we systematically examine the problems caused by the increase of dissolved oxygen in the etching process of polysilicon through single tool equipment. To overcome this issue, surfactant and oxygen scavenger were exploited not only to reduce the surface roughness but also to increase the etch rate.
목차
Abstract
I. INTRODUCTION
II. EXPERIMENT
III. RESULT & DISCUSSION
IV. CONCLUSION
REFERENCES
참고문헌 (24)
참고문헌 신청
S. L. Ji, Q. H. Han and H. Y. Zhang, “Dummy poly gate removal schem at FinFET,” ECS Transactions, Vol. 75, No. 33, pp. 15-20, 2017.
C. Auth, et al., “45nm high-k+ metal gate strainenhanced transistors” VLSI Tech. Symp., 128, 2008.
K. H. Ko, et al., “Characterization and removal of polysilicon residue during wet etching,” Microelectronic Engineering, Vol. 149, pp. 85-91, 2016.
J. Y. Kim, et al., “A stacked memory device on logic 3D technology for ultra-high-density data storage,” Nanotechnology, Vol. 22, 254006, 2011.
A. Piroyano, et al., Integrated circuits: memory grows up Nat., Nanotechnology, Vol. 5, pp. 177- 178, 2010.
C. Auth, et al., “45nm high-k+ metal gate strainenhanced transistors” VLSI Tech. Symp., 128, 2008.
K. H. Ko, et al., “Characterization and removal of polysilicon residue during wet etching,” Microelectronic Engineering, Vol. 149, pp. 85-91, 2016.
J. Y. Kim, et al., “A stacked memory device on logic 3D technology for ultra-high-density data storage,” Nanotechnology, Vol. 22, 254006, 2011.
A. Piroyano, et al., Integrated circuits: memory grows up Nat., Nanotechnology, Vol. 5, pp. 177- 178, 2010.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Optimized Process Analysis of SiO₂ etch using CFD Simulation
대한전자공학회 학술대회
2017 .01
-
모바일 디스플레이용 유리 기판의 미 식각부 두께 최소화를 위한 습식식각 공정조건 최적화
한국기계기술학회지
2015 .01
-
Development of apparatus for Single-sided Wet Etching and its applications in Corrugated Membrane Fabrication
센서학회지
2021 .01
-
건식 식각 공정 쿼츠의 제작방식에 따른 부품 식각에 관한 연구
대한전자공학회 학술대회
2021 .11
-
Numerical study of oxygen transport characteristics in lead-bismuth eutectic for gas-phase oxygen control
Nuclear Engineering and Technology
2021 .07
-
유기 킬레이터 물질의 고밀도 플라즈마를 이용한 구리 박막의 나노미터 스케일 식각
전기전자재료학회논문지
2021 .01
-
경소마그네시아 기반 폴리실리콘슬러지 치환율에 따른 경화체의 물리적 특성
한국건축시공학회 학술발표대회 논문집
2019 .01
-
광 포획 향상을 위한 다중 아키텍처 식각 기술을 적용한 박막 실리콘 태양전지에 관한 연구
전기전자재료학회논문지
2024 .05
-
이방성 에칭 첨가제 기술로 제작된 인쇄회로 열교환기의 성능 평가
대한기계학회 춘추학술대회
2022 .11
-
세포대사 기능 분석을 위한 광학센서 기반 용존산소와 pH 측정 시스템의 제작 및 특성 분석
센서학회지
2016 .01
-
구리 보호층을 이용한 전해에칭에서의 다층구조 제작
한국기계가공학회지
2019 .02
-
Effect of Gas Diffusion Layer on La0.8Sr0.2CoO₃ Bifunctional Electrode for Oxygen Reduction and Evolution Reactions in an Alkaline Solution
한국수소및신에너지학회논문집
2016 .12
-
Optimization of Etching Profile in Deep-Reactive-Ion Etching for MEMS Processes of Sensors
센서학회지
2015 .01
-
패터닝한 구리층을 이용한 전해에칭 공정에서의 형상 변화에 관한 연구
한국정밀공학회 학술발표대회 논문집
2018 .10
-
High aspect ratio silicon etching based on Metal-Assisted Chemical Etching process
대한전자공학회 학술대회
2023 .06
-
깊은 전해에칭에서의 형상 변화 연구
한국정밀공학회 학술발표대회 논문집
2019 .10
-
물리·화학적 혼합 식각 공정에 의해 제조된 알루미노실리케이트 유리의 표면 형상과 광학 특성
한국재료학회지
2017 .01
-
나노 반도체 소자를 위한 펄스 플라즈마 식각 기술
한국표면공학회지
2015 .12
-
반도체 메모리 소자 제조에서 High Aspect Ratio Contact 식각 연구 동향
한국표면공학회지
2024 .06
-
Investigation of Drain Current Transient Behavior by Step Gate Bias in Polysilicon Channel Device
대한전자공학회 학술대회
2017 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0