메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
한국전자통신학회 한국전자통신학회 논문지 한국전자통신학회 논문지 제15권 제3호
발행연도
2020.1
수록면
487 - 494 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색

초록· 키워드

오류제보하기
본 논문에서는 정적소비전력을 줄이며, 전류모드 신호처리의 장점을 최대로 올릴 수 있는 전류메모리 회로 설계를 제안한다. 제안하는 전류 메모리 회로는 기존의 전류 메모리 회로가 갖는 Clock-Feedthrough와 Charge-Injection 등으로 인해 데이터 저장 시간이 길어지면서 전류 전달오차가 심해지는 문제를 최소화하며, 저전력 동작이 가능한 Current Transfer 구조에 Miller effect를 극대화하는 Support MOS Capacitor를 삽입하는 설계로, 저장시간에 따르는 개선된 전류 전달오차를 보였다. 매그나칩/SK하이닉스 0.35 공정으로 칩 제작을 통한 실험 결과, 저장 시간에 따르는 전류 전달오차가 5% 이하로 개선되는 것을 검증하였다.

목차

등록된 정보가 없습니다.

참고문헌 (10)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0