지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2022.6
- 수록면
- 23 - 31 (9page)
- DOI
- 10.5573/ieie.2022.59.6.23
이용수
초록· 키워드
오류제보하기
이미지 처리 애플리케이션에서, 전통적인 선형(linear) 어드레스 매핑은 DRAM의 row-buffer conflict로 인하여 시스템 성능을 저하시킬 수 있다. 본 논문에서는 row-buffer conflict를 줄이기 위하여 bank-shuffling 기법을 제안하고 이를 효율적으로 활용하기 위한 split bank-shuffle 어드레스 매핑을 기술한다. 기술한 시스템은 애플리케이션이 구동하는 시점에서 DRAM의 뱅크 인터리빙을 개선하기 위하여 어드레스 맵을 재배열할 수 있다. 이를 위하여 multiple outstanding capability를 고려한 메트릭을 이용하여 설계하고 성능과 하드웨어 비용을 평가한다. 결과적으로, 기술한 설계는 이미지 처리 애플리케이션의 성능을 개선할 수 있으며 하드웨어 비용 오버헤드가 크지 않음을 보인다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론
REFERENCES
참고문헌 (13)
참고문헌 신청
J. Y. Hur, S. W. Rhim, B. H. Lee, and W. Jang, “Adaptive linear address map for bank interleaving in DRAMs,” IEEE Access, vol. 7, no. 1, pp. 129604-129616, Sep. 2019.
Z. Zhang, Z. Zhu, and X. Zhang, “Breaking address mapping symme try at multi-levels of memory hierarchy to reduce DRAM row-buffer conflicts,” J. Instruct.-Level Parallelism, vol. 3, pp. 1-35, Oct. 2001.
D. Kaseridis, J. Stuecheli, and L. K. John, “Minimalist Openpage: A DRAM Page-mode Scheduling Policy for the Manycore Era,” ACM/IEEE Int’l symposium on Microarchitecture (MICRO), pp. 24-35, Porto Alegre, Brazil, Dec. 2011.
M. S. Smith, “Multiple class memory systems,” U.S. Patent 8,930,647, Jan. 2015.
J. Shao and B. T. Davis, “The Bit-reversal SDRAM Address Map ping,” Workshop on Software and Compilers for Embedded System (SCOPES), pp. 62-71, Texas, USA, Sep. 2005.
Z. Zhang, Z. Zhu, and X. Zhang, “Breaking address mapping symme try at multi-levels of memory hierarchy to reduce DRAM row-buffer conflicts,” J. Instruct.-Level Parallelism, vol. 3, pp. 1-35, Oct. 2001.
D. Kaseridis, J. Stuecheli, and L. K. John, “Minimalist Openpage: A DRAM Page-mode Scheduling Policy for the Manycore Era,” ACM/IEEE Int’l symposium on Microarchitecture (MICRO), pp. 24-35, Porto Alegre, Brazil, Dec. 2011.
M. S. Smith, “Multiple class memory systems,” U.S. Patent 8,930,647, Jan. 2015.
J. Shao and B. T. Davis, “The Bit-reversal SDRAM Address Map ping,” Workshop on Software and Compilers for Embedded System (SCOPES), pp. 62-71, Texas, USA, Sep. 2005.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
동적 Row Buffer 접근 제한을 통한 DRAM 시스템의 전력 및 성능 최적화
한국통신학회 학술대회논문집
2015 .01
-
Extension of DRAM Retention Time at 77 Kelvin by Replacing Weak Rows with Large GIDL Current
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .06
-
DRBAC: Dynamic Row Buffer Access Control for Power and Performance of DRAM Systems
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .06
-
추천시스템의 임베딩 레이어를 위한 DRAM Address Mapping 최적화
대한전자공학회 학술대회
2024 .11
-
DRAM의 다양한 구성에 따른 성능 측정 및 분석
대한전자공학회 학술대회
2018 .06
-
DRAM의 성능 향상을 위한 Pre-Refresh 기법
한국정보기술학회논문지
2018 .10
-
딥러닝 VTA Accelerator의 Device Address Mapping에 따른 DRAM Throughput 분석
대한전자공학회 학술대회
2020 .11
-
캐시 인터리빙을 고려한 어드레스 매핑
대한전자공학회 학술대회
2022 .06
-
Small Active Command Design for High Density DRAMs
한국컴퓨터정보학회논문지
2019 .11
-
정공 저장 영역을 갖는 1T DRAM 소자의 설계와 센싱 마진 분석
대한전자공학회 학술대회
2021 .06
-
광대역폭 PIM을 위한 새로운 구조의 DRAM 셀 설계
대한전자공학회 학술대회
2022 .11
-
분리형 로우 버퍼를 활용한 메모리 읽기 및 쓰기와 병렬 처리 가능한 DRAM 리프레시 기법
한국통신학회 학술대회논문집
2018 .01
-
DRAM 로우 해머링 방지를 위한 확률 기반 추가 로우 리프레시의 최적 확률을 찾는 방법
한국통신학회 학술대회논문집
2019 .01
-
DRAM 기술의 현재와 미래
전자공학회지
2023 .10
-
DRAM 메모리 컨트롤러 정책에 따른 성능분석
대한전자공학회 학술대회
2022 .06
-
McSimA+ 시뮬레이터를 활용한 DRAM 파라미터별 성능 민감도 연구
대한전자공학회 학술대회
2016 .06
-
메모리 접근 패턴 기반 확률적 리프레시를 사용하는 로우 해머링 완화 방법
대한전자공학회 학술대회
2022 .11
-
한국의 4M DRAM 공동연구개발 사례연구 하(下)
반도체디스플레이기술학회지
2019 .01
-
디지털 신호처리 프로세서의 성능에 대한 DRAM의 영향 분석
한국인터넷방송통신학회 논문지
2018 .01
-
하이브리드 SPM을 위한 버퍼 공유를 활용한 새로운 버퍼 매핑 기법
대한임베디드공학회논문지
2016 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0