메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
이주형 (금오공과대학교) 이송희 (금오공과대학교) 신경욱 (금오공과대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2024년도 대한전자공학회 하계학술대회 논문집
발행연도
2024.6
수록면
644 - 647 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
An efficient implementation of a 255-bit modular multiplier based on a Radix-2<SUP>25.5</SUP> representation is described in this paper. Our modular multiplier is based on a one-dimensional array of 10 processing elements, each of which consists of a 32-bit x 26-bit multiplier, an adder, and a register. The modular multiplier synthesized on the Zynq-7 FPGA device used 4,106 LUTs, 896 flip-flops, and 20 DSP blocks. It was evaluated that a 255-bit modular multiplication takes 13 clock cycles, resulting in a latency of about 100 ns at a maximum operating frequency of 141.6 MHz.

목차

Abstract
Ⅰ. 서론
Ⅱ. 특수 타원곡선
Ⅲ. Radix-225.5기반 255-비트 모듈러 곱셈기 설계
Ⅳ. RTL 기능 검증
Ⅴ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0