메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
박종수 (목원대학교)
저널정보
ICT플랫폼학회 JOURNAL OF PLATFORM TECHNOLOGY JOURNAL OF PLATFORM TECHNOLOGY Vol.12 No.4
발행연도
2024.8
수록면
75 - 84 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 ASIC 반도체 칩 설계 시 활용할 수 있는 고성능 논리 게이트 셀 배치 및 배선 설계 자동화 개발환경 고도화 방안을 제안하였다. 또한 일반적으로 사용되는 3단계의 설계 단계를 9단계로 세분화하고, 세분화된 단계를 기반으로 하는 단계별 성능지표 측정기, 디자인 프로세스 모니터를 개발하였고, 이후 파라메터 기반으로 동작하는 설계 툴 별 레퍼런스 환경을 구축하고 사전에 정의된 설계 파라메터 파일과의 비교 기능을 제공하는 오토체커를 개발하였다. 제안된 설계 자동화 개발환경은 실제 제품 개발에 적용한 결과ASIC 반도체 칩 설계시에 필수로 적용해야 하는 옵션들 사용여부, 세분화된 단계별 성능지표를 가시화함으로써 디자인하우스 실무 개발자들의 숙련도에 따른 프로젝트 결과물의QoR 차이를 줄이고, 실수를 미연에 방지하여 개발기간 단축 효과도 얻을 수 있었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. ASIC 반도체 개발 환경
Ⅲ. Synthesis 및 P&R 설계 자동화 고도화
Ⅳ. 제품 적용 사례 및 토의
Ⅴ. 결론
ⅤI. 참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-151-25-02-091062760