지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 박상규
- 발행연도
- 2013
- 저작권
- 한양대학교 논문은 저작권에 의해 보호받습니다.
이용수3
이 논문의 연구 히스토리 (3)
2013
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
디지털 신호 처리 및 통신 시스템의 성능은 일반적으로 아날로그 및 디지털 정보 사이의 인터페이스에서 달성되는 디지털 입력 신호의 정밀도에 의해 제한된다. 델타-시그마 변조 기반의 아날로그-디지털 변환 기술은 고해상도를 구현할 수 있는 효과적인 대안으로, 궁극적으로 디지털 신호처리 기기들에 통합할 수 있다는 장점이 있다. Oversampling과 잡음 형상화 기술의 조합에 기반을 둔 델타-시그마 모듈레이터는 아날로그 회로결함에 대하여 비교적 덜 민감하며, 따라서 아날로그-디지털 인터페이스를 나노미터 CMOS공정으로 집적된 현대의 SoC 내에 내장하기 위한 좋은 선택이 될 수 있다.
그러나 앞서 언급한 장점에도 불구하고, CMOS 델타-시그마 모듈레이터 설계에는 소비전력, 실리콘 면적, time-to-market 전개 등과 같은 요소들을 최적화 시키기 위해 고려되어야 할 실질적인 trade-off의 이슈들을 포함하고 있으며, 지난 몇 년 동안 디지털 기술과의 호환성을 유지함과 동시에 델타-시그마 모듈레이터의 전력소모를 줄이고, 속도를 향상시키기 위한 상당한 노력이 진행되어 왔다.
본 논문에서는 디지털 보청기에 적합한 저전력 3차 델타-시그마 모듈레이터 설계를 제안하였으며, 적분기의 출력 스윙을 최소화 하도록 모듈레이터 구조의 계수를 최적화하고, AB급 출력단을 갖는 2단 연산증폭기와 switched-capacitor 구조를 사용하여 파워소모를 최소화 하였다. 본 모듈레이터는 130nm CMOS 공정을 이용하여 구현되었으며, 샘플링 주파수가 3.2MHz일 때 100Hz-10kHz의 신호대역에서 79dB의 SNR(signal-to-noise ratio)이 측정되었다. 전력소모는 1.2V 전원전압에서 60μW에 불과하며, A/D 변환기 코어의 크기는 0.53mm×0.53mm 이다.
또한, 본 논문에서는 하드웨어적으로 경제적인 디지털 데시메이션 필터 구현에 대해 서술하였다. 제안된 데시메이션 필터는 필터의 설계요구사항을 완화시키기 위하여 다단으로 설계하였으며, 이와 더불어 디지털 필터회로의 면적 및 파워소모 측면에서 상당한 비중을 차지하는 부품 중에 하나인 곱셈기를 최적화 하여 사용 함으로서 효율적으로 면적 및 파워소모를 줄일 수 있는 방법을 제시하였다. 따라서 제안된 디지털 데시메이션 필터 구조는 오디오, 모바일 기기, 통신용 고해상도 델타-시그마 A/D 변환기에 널리 사용될 수 있는 효울적인 구현 방법이 될 것이다.
그러나 앞서 언급한 장점에도 불구하고, CMOS 델타-시그마 모듈레이터 설계에는 소비전력, 실리콘 면적, time-to-market 전개 등과 같은 요소들을 최적화 시키기 위해 고려되어야 할 실질적인 trade-off의 이슈들을 포함하고 있으며, 지난 몇 년 동안 디지털 기술과의 호환성을 유지함과 동시에 델타-시그마 모듈레이터의 전력소모를 줄이고, 속도를 향상시키기 위한 상당한 노력이 진행되어 왔다.
본 논문에서는 디지털 보청기에 적합한 저전력 3차 델타-시그마 모듈레이터 설계를 제안하였으며, 적분기의 출력 스윙을 최소화 하도록 모듈레이터 구조의 계수를 최적화하고, AB급 출력단을 갖는 2단 연산증폭기와 switched-capacitor 구조를 사용하여 파워소모를 최소화 하였다. 본 모듈레이터는 130nm CMOS 공정을 이용하여 구현되었으며, 샘플링 주파수가 3.2MHz일 때 100Hz-10kHz의 신호대역에서 79dB의 SNR(signal-to-noise ratio)이 측정되었다. 전력소모는 1.2V 전원전압에서 60μW에 불과하며, A/D 변환기 코어의 크기는 0.53mm×0.53mm 이다.
또한, 본 논문에서는 하드웨어적으로 경제적인 디지털 데시메이션 필터 구현에 대해 서술하였다. 제안된 데시메이션 필터는 필터의 설계요구사항을 완화시키기 위하여 다단으로 설계하였으며, 이와 더불어 디지털 필터회로의 면적 및 파워소모 측면에서 상당한 비중을 차지하는 부품 중에 하나인 곱셈기를 최적화 하여 사용 함으로서 효율적으로 면적 및 파워소모를 줄일 수 있는 방법을 제시하였다. 따라서 제안된 디지털 데시메이션 필터 구조는 오디오, 모바일 기기, 통신용 고해상도 델타-시그마 A/D 변환기에 널리 사용될 수 있는 효울적인 구현 방법이 될 것이다.
목차
제1장 서 론 11.1 연구 배경 11.2 논문 구성 3제2장 델타-시그마 모듈레이터 42.1 A/D 변환기 기초 이론 42.2 Oversampling 62.3 양자화 에러 72.4 잡음 형상화 92.5 델타-시그마 모듈레이터의 동작 특성 10제3장 저전력 3차 델타-시그마 모듈레이터 설계 143.1 시스템 레벨 설계 143.2 모듈레이터의 회로 구현 193.2.1 모듈레이터 193.2.2 저전력 AB급 연산증폭기 213.2.3 비교기 및 SR-래치 253.2.4 비 중복(non-overlapping) 클락 발생기 263.3 측정 결과 27제4장 데시메이션 필터 설계 304.1 데시메이션 필터의 필요성 304.2 데시메이션 필터의 구조 및 특성 314.2.1 CIC(cascaded integrator-comb) 필터 324.2.2 첫 번째 half-band FIR 필터 354.2.3 두 번째 half-band FIR 필터 394.2.4 다중화된 곱셈기의 사용 414.3 시뮬레이션 결과 및 레이아웃 44제 5장 결 론 48참고 문헌 50Abstract 53
최근 본 자료
댓글(0)
0