메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

김종민 (성균관대학교, 성균관대학교 일반대학원)

지도교수
나완수
발행연도
2014
저작권
성균관대학교 논문은 저작권에 의해 보호받습니다.

이용수0

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

2014

De-embedding 기술을 이용한 IC 내부의 전원분배망 추출에 관한 연구
김종민 전자전기컴퓨터공 2014.01 학위논문

2013

De-Embedding 기술을 이용한 IC 내부의 전원분배망 추출에 관한 연구
김종민 ,  이인우 ,  김성준 외 2명 한국전자파학회논문지 2013.06 학술저널

초록· 키워드

오류제보하기
IC 내부의 전원분배망(PDN : Power Delivery Network) 회로를 분석하기 위해서는 IC의 디자인 정보가 담긴 파일이 필요하지만, 상용 IC(Commercial IC)의 경우 보안상의 이유로 디자인 정보를 제공하지 않고 있다. 하지만 IC 전원분배망(IC PDN) 특성이 포함된 경우에는 PCB(Printed Circuit Board)와 패키지의 특성만으로는 정확한 해석이 어려우므로 본 연구에서는 IC 내부의 정보가 제공하지 않는 전원분배망(PDN) 회로의 추출에 관하여 연구를 하였다. IC 내부의 전원분배망(PDN)의 주파수에 대한 특성을 추출하기 위하여, IEC62014-3에서 제안하고 있는 추출용 보드를 제작하였고, 추출용 보드를 구성하고 있는 SMA 커넥터, 패드, 전송선로, 그리고 QFN 패키지의 주파수에 대한 특성들을 분석하였다. 추출된 결과들은 De-embedding 기술에 적용하여 IC 내부의 전원분배망(PDN) 회로를 S-parameter 기반으로 모델을 추출하였고, 평가용 보드의 PDN Co-simulation 모델에 적용하여 측정과 비교한 결과 ∼3 GHz까지 잘 일치하였다. 제시된 모델을 이용하여 기존의 PCB의 Power/ground에서 측정할 때 보이지 않던 공진 주파수를 IC에서 바라볼 때 발생하는 공진 주파수인 60MHz를 예측하였고 이러한 공진은 시간영역에서 측정된 노이즈의 메인 주파수 성분과 일치함으로서 모델의 유효성을 제시하고자 한다.
#Power Delivery Network #Power Integrity #De-embedding #SSN #Co-simulation model #CMOS Inverter #Current Model

목차

제1장 서 론 1
제2장 De-embedding B/d의 고주파 전달특성 해석 5
2.1 De-embeddding B/d의 디자인 및 제작 9
2.2 FWS(Full-wave simulation)을 이용한 De-embedding B/d의 고주파 특성에 대한 해석 및 모델 구성 13
2.3 QFN IC 패키지의 해석 및 Y-parameters 추출 방법을 이용한 등가 회로 모델De-embeddding B/d의 디자인 및 제작 20
2.4 De-embedding B/d의 Co-simulation 모델(SMA 커넥터+패드+전송선로+QFN 패키지)의 구성 및 해석 27
제3장 De-embedding 기술을 이용한 IC PDN 추출 32
3.1 De-embedding 기술을 이용한 3포트 시스템의 IC PDN 추출 37
3.2 De-embedding B/d의 IC PDN 추출 43
제4장 Evaluation B/d의 Co-simulation 모델의 적용과 PDN 임피던스 해석 50
4.1 Evaluation B/d의 디자인 및 제작 50
4.2 Evaulation B/d Bare PCB의 FWS 모델의 구성 및 On-wafer probing을 이용한 PDN 임피던스 측정 53
4.3 Evaulation B/d의 Co-simulation(PCB→QFN 패키지→IC PDN) 모델(De-cap이 포함되지 않은 모델) 57
4.4 Evaulation B/d의 Co-simulation(PCB→QFN 패키지→IC PDN) 모델(De-cap이 포함된 모델) 61
4.5 Evaluation B/d의 SSN 측정 68
제5장 Current 모델을 이용한 SSN 예측 75
5.1 CMOS Inverter 모델을 이용한 Current 모델 80
5.2 Evaluation B/d의 시간영역에서 SSN 예측 90
제6장 결 론 93
참고문헌 95
부 록 100
부록 1 IEC62014-3 Cook book 100
부록 2 CMOS Inverter의 Vout에 대한 미분방정식 117
Abstract 120

최근 본 자료

전체보기

댓글(0)

0