메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

양재진 (동아대학교, 동아대학교 대학원)

발행연도
2014
저작권
동아대학교 논문은 저작권에 의해 보호받습니다.

이용수0

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
최근 4세대 이동통신은 IEEE 802.16mWiMAX evolution와 3GPP(3rd Generation Partnership Project)의 LTE(Long Term Evolution) Advanced를 중심으로 결정되어, 4세대 이동통신 시스템에 최적화된 RF 송수신기를 개발할 필요성이 있다. 특히, LTE-Advanced를 위한 수신기에서는 RF front-end 에서 부족한 이득을 충분히 보충해 줄 수 있는 가변 이득 증폭기가 필수적이다.
본 논문에서는 0.13-μm CMOS 공정을 이용하여 LTE-Advanced 표준을 지원하는 단말기를 위한 수신기용 광대역 가변 이득 증폭기를 제안한다. 제안하는 가변 이득 증폭기는 총 7단의 내부 증폭기로 구성되어 있으며, 각각의 내부 증폭기는 10dB PAPR의 OFDM신호를 왜곡 없이 안정적으로 처리하기 위해 높은 선형특성과 신뢰성을 갖는 저항 부귀한 증폭기 구조로 설계되었다. 제한하는 가변 이득 증폭기는 수신기의 넓은 동작범위를 지원하기 위해 0.25 dB의 전압단계로 -11 dB ~ +67 dB범위의 전압이득을 제공하고, 최대 50 MHz의 -1dB차단 주파수를 가짐으로써 LTE-Advanced의 모든 기저대역 대역폭을 지원할 수 있다. 또한 50 MHz의 광대역 차단 주파수를 지원하기 위해 부성저항을 사용한 광대역 연산증폭기 구조를 채택하였으며, PMOS cross-connection load를 부하에 추가하여 연산증폭기 구조의 비선형성을 개선하였다. 제안하는 가변 이득 증폭기는 0.13-μm CMOS 공정을 사용하여 설계하였으며 1.2V의 전원 전압에 50.54 mA의 DC 전류를 소모한다.
레이아웃 된 칩 면적은 pad를 제외하고 I path와 Q path를 모두 합쳐서 1027 x 1512 이다.

목차

I. 서 론 1
1. 연구 배경 1
2. 연구 목적 3
3. 논문 구성 3
II. 수신기의 구조 4
1. 헤테로다인 구조 4
2. 직접변환 구조 7
3. 수신기 구조에서 잡음 지수 10
4. 수신기 구조 선택 11
III. 가변 이득 증폭기 13
1. 가변 이득 증폭기의 필요성 13
2. 가변 이득 증폭기의 구조 14
가. Gm 가변(Gm variation) 14
나. 피드백 값 가변(Feedback factor variation) 14
(1) 피드백 저항 값 가변 14
(2) 입력 저항 값 가변 15
다. 가변이득 증폭기 특성 비교 15
IV. LTE-Advanced 표준을 지원하는 가변 이득 증폭기의 설계 16
1. 설계 사양 16
2. 연산 증폭기 설계 17
3. 가변 이득 증폭기 설계 20
4. DC offset canceller (DCOC) 설계 23
5. 제안하는 가변 이득 증폭기의 Layout 25
6. 가변 이득 증폭기의 Post Layout Simulation 결과 27
가. High Gain mode 29
나. Low Gain mode 32
7. 가변 이득 증폭기의 Chip 사진 36
8. Chip 측정 37
V. 결론 40
참고 문헌 41
ABSTRACT 42

최근 본 자료

전체보기

댓글(0)

0