지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 김소영
- 발행연도
- 2014
- 저작권
- 성균관대학교 논문은 저작권에 의해 보호받습니다.
이용수8
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 삼차원 소자 시뮬레이터(Sentaurus)를 이용하여 tri-gate FinFET의 fin과 소스/드레인 epi 구조에 따라 소자의 성능을 분석하고, 이를 바탕으로 3단 ring oscillator 시뮬레이션을 진행하였을 때 각 구조에 따라 회로적으로 성능이 어떻게 변하는지 살펴본다. Fin 구조 변화에 따른 성능 변화를 정확히 비교하기 위해 두 구조의 effective width를 같게 한 후 on-current, off-current 등을 비교한다. Fin의 구조가 사각형 구조에서 삼각형 구조로 변함에 따라 NMOS의 경우, off-current가 72.23% 감소하고 gate 커패시턴스는 16.01% 감소하였다. 소스/드레인 epi 구조 변화에 대해서는, epi를 fin 위에 성장시킨 경우(grown-on-fin)와 fin을 etch 시키고 성장시킨 경우(etched-fin)에 대해 같은 방식으로 성능을 비교한다. 그리고 multi-finger FinFET의 소스/드레인 저항에 대한 모델링을 진행한다. Fin 구조와 소스/드레인 epi 구조를 고려한 총 4가지 경우에 대해 3단 ring oscillator 시뮬레이션을 수행하고 energy-delay product를 계산한 결과, 사각형 fin을 가지는 grown-on-fin epi 구조는 2.34pJ·ps, 삼각형 fin을 가지는 grown-on-fin epi 구조는 2.17pJ·ps, 사각형 fin을 가지는 etched-fin epi 구조는 1.95pJ·ps, 삼각형 fin을 가지는 etched-fin epi 구조는 1.84pJ·ps의 값을 가졌다. 삼각형 fin을 가지는 etched-fin epi 구조가 가장 작은 energy-delay product 값을 가져 회로적으로 가장 우수한 성능을 보여주는 것을 확인 할 수 있었다.
목차
제1장 서론 2제2장 관련연구 . 72-1 Multiple Gate SOI FinFET 소자의 analog/RF 특성 연구 72-2 삼차원 소자 시뮬레이터(Sentaurus)를 이용한 FinFET의 구현 102-3 FinFET의 공정적인 요소를 고려한 성능 평가 13제3장 Multi-finger FinFET의 source/drain 저항 모델링 153-1 Sentaurus Mixed-Mode를 이용한 FinFET common source amplifer 시뮬레이션 . 153-2 Multi-fin/multi-finger FinFET의 source/drain 저항 모델 183-3 제안된 모델의 적용 및 common source amplifier 성능 비교 25제4장 Fin의 모양과 source/drain epitaxy 구조에 따른 성능 비교 274-1 삼차원 소자 시뮬레이터(Sentaurus)를 이용한 fin의 모양에 따른 FinFET 구현 274-2 Fin의 모양에 따른 DC/AC 특성 비교 304-3 Fin의 모양에 따른 3단 ring oscillator 특성 비교 334-4 사각형 Fin구조에서 소스/드레인 epi 구조에 따른 성능 분석 . 354-5 삼각형 Fin구조에서 소스/드레인 epi 구조에 따른 성능 분석 . 384-6 각 구조에 대한 회로 성능 분석 41제5장 결론 44참고문헌 . 45Abstract 48
최근 본 자료
댓글(0)
0