메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

이수정, Lee, SuJung (한국외국어대학교, 韓國外國語大學校 大學院)

지도교수
조경순.
발행연도
2015
저작권
한국외국어대학교 논문은 저작권에 의해 보호받습니다.

이용수2

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
This paper proposes the design of motion compensation circuit for real-time multi-decoder supporting UHD video images. The proposed motion compensation circuit supports H.264, MPEG-4, VC-1 and new video compression standard HEVC. The common part of the interpolation algorithm used in each video compression standard is shared to reduce circuit size. Intermediate buffer is effectively used to reduce circuit size and optimize performance. The proposed motion compensation circuit was described at RTL(Register Transform Level) using Verilog HDL(Hardware Description Language) and its functionality was verified by using VCS of Synopsys. The RTL circuit was synthesised by using Design Compiler of Synopsys and 130nm standard cell library. The synthesized gate-level circuit consists of 130,900 gates. The implemented circuit can process image frames per second for 4K-UHD video at the maximum operation frequency of 200MHz. Therefore the proposed circuit can process 4K-UHD video in real-time.

목차

Ⅰ. 서론 1
1.1 연구 배경 1
1.2 연구 방법 7
Ⅱ. 움직임 보상 이론 9
2.1 동영상 압축의 필요성과 원리 9
2.2 HEVC, H.264, MPEG-4, VC-1 복호화 과정 12
2.3 움직임 추정과 움직임 보상 15
2.4 부화소 생성 17
Ⅲ. HEVC, H.264, MPEG-4, VC-1 통합 움직임 보상 회로 25
3.1 HEVC, H.264, MPEG-4, VC-1 통합 움직임 보상 회로 25
3.2 HEVC, H.264, MPEG-4, VC-1 보간 필터 통합 28
3.3 중간 버퍼의 활용 37
Ⅳ. 실험 결과 42
Ⅴ. 결론 50
참고문헌 51

최근 본 자료

전체보기

댓글(0)

0