지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 최영식
- 발행연도
- 2016
- 저작권
- 부경대학교 논문은 저작권에 의해 보호받습니다.
이용수0
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
An available capacitance increasing phase-locked loop(PLL) with two voltage controlled oscillator gains has been studied. In this thesis, the available capacitance of loop filter is increased by using two positive/negative gains of voltage controlled oscillator (VCO). It results in 1/10 reduction in the size of loop filter capacitor. It has been designed with a 1.8V 0.18㎛ CMOS process. The simulation results show that the proposed PLL has the same phase noise characteristic and the locking time of conventional PLL.
목차
Ⅰ. 서론 1Ⅱ. 위상고정루프의 기본 이론 32.1 위상고정루프의 구조 및 이론 32.2 기본 블록들의 동작특성 52.2.1 위상 검출기 52.2.2 전하 펌프와 루프필터 82.2.3 전압 제어 발진기 102.2.4 주파수 분주기 102.3 전하펌프 위상 고정 루프의 선형적 분석 11Ⅲ. 두 개의 기울기를 가지는 전압 제어 발진기를 이용한 위상고정루프의 설계 163.1 제안한 위상고정루프의 구조 163.2 전달 특성 183.3 회로 설계 223.3.1 위상-주파수 검출기 223.3.2 전하 펌프 243.3.3 전압제어 발진기 263.3.4 주파수 분주기 28Ⅳ. 시뮬레이션 결과 294.1 시뮬레이션 결과 29Ⅴ. 결론 33참고문헌 34
최근 본 자료
댓글(0)
0