지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 吳亨哲
- 발행연도
- 2016
- 저작권
- 고려대학교 논문은 저작권에 의해 보호받습니다.
이용수3
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
최근 휴대용 장치나 독립형 데이터 수집기 등에서 신호처리응용이 보편적으로 사용됨에 따라, DCT(Discrete Cosine Transform; 이산여현변환)의 저비용 및 저전력 설계의 필요성이 더욱 커지고 있다. 본 논문에서는 휴대용 장치에 적합하도록 좁은 대역폭과 최소 개수의 덧셈기를 사용하는 1D DCT 가속기를 설계하였다.
설계된 1D DCT 가속기는 이론상 최소 개수의 곱셈연산을 필요로 하는 Loeffler DCT를 기반으로 하며, 1D DCT 모듈에 필요한 입출력 데이터 폭을 각각 12bit로 제한하였다.
최소 개수인 11개의 곱셈연산을 필요로 하는 Loeffler DCT이지만 그 곱셈연산들이 삼각함수 값의 곱셈연산이므로 하드웨어로 구현할 때 구현비용과 전력소비에서 큰 부담이 된다. 이러한 부담을 덜기 위한 다양한 설계 방법 중, 쉬프트-덧셈연산으로 구현하는 기법을 선택하고, 이를 효율적으로 사용하는 방안을 모색하였다. 설계된 1D DCT 가속기는 13개의 덧셈기만을 사용하여 1D 입력 데이터스트림에 대해 하나의 클럭 당 하나의 1D DCT 계수를 계산하며, 64개의 2D 픽셀 데이터를 연산하는데 총 80 클럭 싸이클을 소모한다.
설계한 1D DCT 가속기를 이용하여 일반적인 행열 분해(Row-Column Decomposition) 방식으로 2D DCT 가속기를 설계하고 구현하였다. 입력 데이터의 크기는 RGB 데이터 중 하나의 데이터 크기인 8bit으로 할당하였다. 2D DCT 계수를 연산하는 과정에서 출력 데이터의 크기가 15bit 이상이 되지만, 1D DCT의 출력 대역폭과 마찬가지로 12bit으로 제한했다. 설계된 2D DCT 가속기는 64(=8x8)개의 8bit 픽셀 데이터를 처리하는데 총 160 클럭 싸이클을 소모한다.
설계된 1D DCT 가속기는 Xilinx Vertex-7 FPGA (XC7VX485T-2)를 타겟으로 합성될 때 최대 213MHz의 동작 주파수를 가지는데, 이는 1920x1080의 크기를 갖는 영상을 초당 102 프레임을 처리할 수 있는 성능이다. 설계된 2D DCT 가속기는 동일한 타겟으로 합성될 때 최대 206MHz의 동작 주파수를 가지며, 이는 1920x1080의 크기를 갖는 영상을 초당 79 프레임의 속도로 처리할 수 있는 성능이다.
설계된 1D DCT 가속기는 이론상 최소 개수의 곱셈연산을 필요로 하는 Loeffler DCT를 기반으로 하며, 1D DCT 모듈에 필요한 입출력 데이터 폭을 각각 12bit로 제한하였다.
최소 개수인 11개의 곱셈연산을 필요로 하는 Loeffler DCT이지만 그 곱셈연산들이 삼각함수 값의 곱셈연산이므로 하드웨어로 구현할 때 구현비용과 전력소비에서 큰 부담이 된다. 이러한 부담을 덜기 위한 다양한 설계 방법 중, 쉬프트-덧셈연산으로 구현하는 기법을 선택하고, 이를 효율적으로 사용하는 방안을 모색하였다. 설계된 1D DCT 가속기는 13개의 덧셈기만을 사용하여 1D 입력 데이터스트림에 대해 하나의 클럭 당 하나의 1D DCT 계수를 계산하며, 64개의 2D 픽셀 데이터를 연산하는데 총 80 클럭 싸이클을 소모한다.
설계한 1D DCT 가속기를 이용하여 일반적인 행열 분해(Row-Column Decomposition) 방식으로 2D DCT 가속기를 설계하고 구현하였다. 입력 데이터의 크기는 RGB 데이터 중 하나의 데이터 크기인 8bit으로 할당하였다. 2D DCT 계수를 연산하는 과정에서 출력 데이터의 크기가 15bit 이상이 되지만, 1D DCT의 출력 대역폭과 마찬가지로 12bit으로 제한했다. 설계된 2D DCT 가속기는 64(=8x8)개의 8bit 픽셀 데이터를 처리하는데 총 160 클럭 싸이클을 소모한다.
설계된 1D DCT 가속기는 Xilinx Vertex-7 FPGA (XC7VX485T-2)를 타겟으로 합성될 때 최대 213MHz의 동작 주파수를 가지는데, 이는 1920x1080의 크기를 갖는 영상을 초당 102 프레임을 처리할 수 있는 성능이다. 설계된 2D DCT 가속기는 동일한 타겟으로 합성될 때 최대 206MHz의 동작 주파수를 가지며, 이는 1920x1080의 크기를 갖는 영상을 초당 79 프레임의 속도로 처리할 수 있는 성능이다.
목차
Ⅰ. 서 론 11.1. 개 요 11.2. 연구 동향 및 연구내용 21.3. 본 논문의 구성 3Ⅱ. 배 경 42.1. DCT(Discrete Cosine Transform) 42.1.1. DCT의 소개 42.1.2. Loeffler DCT 알고리즘 7Ⅲ. 1D DCT 가속기 93.1. 1D DCT 가속기의 구조 93.2. 삼각함수 값의 부호화 113.3. 1D DCT 가속기의 연산 정밀도 123.3.1. 1D DCT 가속기의 연산 정밀도 검증 143.4. 1D DCT 가속기의 타이밍도 173.5. 1D DCT 가속기의 구현 193.5.1. Top 모듈 193.5.2. DEC 모듈 203.5.2.1 DEC모듈의 FSM 203.5.2.2. 14bit 2-피연산자 덧셈기 구현 223.5.3. TRIMUL 모듈 구현 233.5.3.1 TRIMUL 모듈의 FSM 233.5.3.2 다중-피연산자 덧셈기 구현 253.5.3.3 17bit 2-피연산자 덧셈기 구현 27Ⅳ. 2D DCT 가속기 284.1. 2D DCT 가속기의 구조 284.2. 2D DCT 가속기의 타이밍도 30Ⅴ. 실험 및 평가 315.1. 실험 방법 및 환경 315.2. 결과 및 분석 315.2.1. 동작 검증 315.2.2. 성능 및 비용 평가 365.2.2.1 1D DCT 가속기의 성능 및 비용 365.2.2.2 2D DCT 가속기의 성능 및 비용 38Ⅵ. 결론 40참고 문헌 41
최근 본 자료
댓글(0)
0