지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 黃善煥
- 발행연도
- 2017
- 저작권
- 경남대학교 논문은 저작권에 의해 보호받습니다.
이용수13
이 논문의 연구 히스토리 (4)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문은 단상 계통연계형 인버터에서 전력품질을 저하시키는 주요한 원인들을 분석하고 이를 저감하기 위한 알고리즘을 제안한다. 단상 계통연계형 인버터의 전력품질을 저하시키는 원인으로는 주로 계통 전압 및 상전류의 측정오차와 데드타임 등이 있다. 계통연계형 인버터의 경우, 계통 위상각 정보를 통해 인버터의 출력전류와 계통측 위상을 동일하게 제어하기 위하여 계통측 전압 정보를 통한 위상각 추정이 필수적이다. 또한 계통측 유무효전력 제어의 성능을 확보하기 위해서는 계통측 전류 정보를 기반으로 정밀한 전류 제어가 요구된다. 하지만 계통 전압 및 전류 센서 사용 시 측정경로상의 비선형적인 특성으로 인해 옵셋 및 스케일 오차가 발생되며 이로 인하여 상전류에 고조파 성분이 야기된다. 이와 더불어 계통연계형 인버터에서 스위칭 소자의 단락방지를 위해 삽입되는 데드타임에 의해 출력전압이 왜곡되고 그 결과 상전류에 홀수차 고조파가 발생한다. 따라서 이러한 영향을 수학적으로 분석하여 정확히 보상함으로써 시스템의 성능을 향상시킬 수 있다. 데드타임과 계통 전압 및 상전류 측정 오차에 의한 고조파 성분은 비례공진 제어기와 SOGI 알고리즘을 적용하여 각각 검출 후 저감시킬 수 있다. 제안한 보상 알고리즘은 다양한 시뮬레이션과 실험을 통하여 그 타당성을 검증한다.
목차
目 次 = Ⅰ表 目 次 = Ⅱ그 림 目 次 = Ⅲ국문요약 = Ⅵ제 Ⅰ 장 서 론 = 1제 Ⅱ 장 단상 계통연계형 인버터의 수학적 모델링 = 42.1 2상 정지 및 동기 좌표계 전압 방정식 = 42.2 유·무효 전력 = 8제 Ⅲ 장 단상 계통연계형 인버터의 제어기 모델링 = 93.1 위상 제어기 = 103.2 전류 제어기 = 163.3 직류단 전압 제어기 = 20제 Ⅳ 장 상전류 맥동 영향과 보상 알고리즘 = 244.1 제안한 데드타임 보상 방법 = 244.2 제안한 계통측 전원 전압 측정 오차 보상 방법 = 324.3 제안한 상전류 측정 오차 보상 방법 = 37제 Ⅴ 장 디지털 시뮬레이션 = 435.1 단상 계통연계형 인버터의 시뮬레이션 구성 = 435.2 시뮬레이션 결과 = 44제 Ⅵ 장 실험 결과 및 검토 = 496.1 시스템 구성 = 496.2 실험 결과 = 51제 Ⅶ 장 결 론 = 63참 고 문 헌 = 64ABSTRACT = 68
최근 본 자료
댓글(0)
0