개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수7
Ⅰ. 서 론 1Ⅱ. ADC 기본 원리 및 고려 사항 32.1 ADC의 기본 원리 32.1.1 해상도(Resolution) 42.1.2 양자화 오차(Quantization Error) 42.2 정적 특성 52.2.1 오프셋 에러(Offset Error) 52.2.2 풀 스케일 에러(Full Scale Error) 62.2.3 DNL 에러(Differential Non-Linearity Error) 72.2.4 INL 에러(Integral Non-Linearity Error) 92.3 동적 특성 102.3.1 Signal to Noise Ratio(SNR) 102.3.2 Signal to Noise Plus Distortion Ratio(SNDR) 11Ⅲ. Sigma-Delta ADC 123.1 시그마-델타 모듈레이터 133.2 데시메이션 필터 173.2.1 CIC(Cascade Integrator-Comb) Filter 173.2.2 Butterworth Filter 193.3 성능 측정 21Ⅳ. 기존 SAR ADC 구조 및 동작 알고리즘 234.1 SAR ADC의 동작 알고리즘 234.2 커패시터 배열 기반의 SAR ADC 254.3 Hybrid Resistive-Capacitive SAR ADC 294.4 차동 입력 모드 SAR ADC 30Ⅴ. 제안하는 기준전압의 순차적 감소 기법 및 스위칭 에너지 325.1 일반적인 커패시터 배열의 스위칭 에너지 325.2 제안하는 기준 전압의 순차적 감소 기법 34Ⅵ. 제안된 기법을 이용한 SAR ADC의 구현 및 결과 376.1 구 현 376.1.1 부트스트랩 스위치(Bootstrapped Switch) 386.1.2 제안된 커패시터 배열 구조 DAC(Proposed Capacitor array DAC) 416.1.3 2단 동적 비교기(Dynamic Two-stage Comparator) 436.1.4 SAR 컨트롤 논리 회로(SAR Control Logic) 466.1.5 기준 전압 발생기(Reference Voltage Generator) 476.2 결 과 506.2.1 SNDR / ENOB 506.2.2 에너지 소모량 비교 분석 526.2.3 Layout 55Ⅶ. 결 론 56참고 문헌 57
0