지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 최호용
- 발행연도
- 2017
- 저작권
- 충북대학교 논문은 저작권에 의해 보호받습니다.
이용수2
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
In this thesis, a dual mode DC-DC buck converter with segmented output stage has been designed to achieve high efficiency overall load range. In order to achieve a high efficiency at light load, the circuit adopts PWM/SFM dual mode and adaptively reconfigures the size of output stage. Also, the circuit has variable output voltage by changing reference voltage of the circuit. The circuit has been designed with the Magnachip 0.35 ㎛ CMOS process and simulated using Spectre and Hspice. The simulation results show that circuit receives an input voltage of 2.9 ～ 4.2 V and generates output voltage of 1.75 ～ 2.0 V. Also, the circuit has a maximum efficiency of 93.8 % over the load current range of 10 ～ 200 mA.
목차
Ⅰ. 서 론 1Ⅱ. DC-DC 변환기의 개요 42.1. DC-DC 변환기의 구조 및 동작 42.2. DC-DC 변환기의 구분 82.2.1. 피드백 제어 방식 82.2.2. 인덕터 전류 크기 112.2.3. 스위칭 제어 방식 12Ⅲ. 제안하는 DC-DC 변환기 회로 설계 183.1. 분할 출력단을 가진 듀얼모드 벅 변환기 183.1.1. 출력단 분할 회로 203.1.2. PWM/SFM 제어기 223.1.3. 듀얼모드 동작 243.2. 세부 회로 설계 263.2.1. VCO 273.2.2. 오차 증폭기 283.2.3. 전류 감지기 293.2.4. 비교기 303.2.5. 게이트 드라이버 313.3. 출력 전압 조절 32Ⅳ. 전체회로 시뮬레이션 334.1. 전체회로 시뮬레이션 334.1.1. 출력 전압 특성 344.1.2. Regulation 및 Transient 특성 354.1.3. 전력 효율 39Ⅴ. 칩 구현 결과 405.1. 레이아웃 405.2. 전기적 특성 비교 41Ⅵ. 결 론 42참고문헌 43감사의 글 45
최근 본 자료
댓글(0)
0