지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 이한호
- 발행연도
- 2018
- 저작권
- 인하대학교 논문은 저작권에 의해 보호받습니다.
이용수4
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 100Gbps 이상의 데이터 처리율을 갖는 차세대 광통신 시스템을 위한 Iterative-BCH(I-BCH) 기반FEC 구조를 제안하고 성능을 분석한다. I-BCH 부호를 기반으로 제안된 FEC 구조는 반복 복호법과 메모리 기반의 인터리빙 기술을 적용하였으며 7번의 반복 복호시 10-15 post-FEC Bit Error Rate (BER) 기준 10.25 dB의 Net Coding Gain (NCG) 성능을 제공한다. 상위 레벨 시뮬레이션를 통해 얻은 성능 결과로 20% 오버헤드 기반의 선행 연구된 부호와 비교를 하여 결과를 분석한다.
제안된 고성능 I-BCH 복호기의 구조를 modified Step-By-Step (mSBS) 복호 알고리즘을 적용하여 병렬의 차수에 따라 VLSI 구현이 가능한 FEC 구조로 제시한다. 90-nm CMOS 공정을 사용하여 합성되었고 성능을 분석한 결과, 2-병렬구조인 경우 430 MHz의 동작 속도로 2-병렬 구조로165 Gbps의 데이터 처리율을 갖고, 4-병렬 구조인 경우 330 Gbps의 데이터 처리율을 갖는다.
제안된 고성능 I-BCH 복호기의 구조를 modified Step-By-Step (mSBS) 복호 알고리즘을 적용하여 병렬의 차수에 따라 VLSI 구현이 가능한 FEC 구조로 제시한다. 90-nm CMOS 공정을 사용하여 합성되었고 성능을 분석한 결과, 2-병렬구조인 경우 430 MHz의 동작 속도로 2-병렬 구조로165 Gbps의 데이터 처리율을 갖고, 4-병렬 구조인 경우 330 Gbps의 데이터 처리율을 갖는다.
목차
- 목 차 -국문요약 iAbstract iii목 차 v그림목차 viii표 목 차 xi1 장 서 론 12 장 본 론 51 절 20% 오버헤드 기반 FEC 부호 동향 52 절 BCH 부호 및 복호 알고리즘 92.1. BCH 부호 92.2. mSBS(modified Step-by-Step) 알고리즘 142.2.1. 신드롬 계산 192.2.2. 행렬식 계산?????????????????????????????????????????? 212.2.3. 오류 위치 계산 및 복호 실패 감지 ??????232.3. BCH(384,352,3) 코덱 시뮬레이터 ?????????????????????????????????????????????????????????? 253 절 Iterative-BCH 부호 및 성능 향상 전략 ????????????? 283.1. 인터리빙 및 디인터리빙 ????????????????????????? 283.2. n, k값의 변화에 따른 성능비교????????????????? 303.3. 기존의 방법을 개선한 채널 변경의 횟수 증가???????????????????????????????????????????????? 343.4. 추가 패리티 생성 및 복호 실패 감지 ???????? 374 절 20.5% 오버헤드 I-BCH 부호 및 하드웨어 구조 ???????????????????????????????????????????????????????????????????? 414.1. 제안된 20.5% 오버헤드 I-BCH 기반 FEC 부호 ?????????????????????????????????????????????????????????????? 434.2. 제안된 I-BCH기반 FEC의 성능 분석 ????? 514.3. 인터리버와 디인터리버의 하드웨어 구조??????????????????????????????????????????????????????????????? 544.4. 제안된 192 채널 4 병렬 BCH(384,352,3) 복호기 구조??????????????????????????????????????????????????????????????? 584.4.1. 신드롬 계산 블록 ???????????????????????????????????604.4.2. 공유 신드롬 팩터 계산블록 ?????????????????? 634.4.3. 행렬식 계산 블록????????????????????????? 664.4.4. 복호실패 감지 블록?????????????????????????????????? 684.5. 제안된 192 채널 2 병렬 BCH(384,352,3) 복호기 구조???????????????????????????????????????????????????????????? 714.6 제안된 I-BCH 기반 FEC의 기능검증 ??? 754.7 제안된 I-BCH 기반 FEC의 합성 결과 ??? 883 장 결 론 ?????????????????????????????????????? 93참 고 문 헌???????????????????????????????????????????? 95
최근 본 자료
댓글(0)
0