지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 최진영
- 발행연도
- 2018
- 저작권
- 고려대학교 논문은 저작권에 의해 보호받습니다.
이용수0
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
대부분의 실시간 시스템은 DRAM 기반의 메인 메모리를 채택하고 있는데, 현재 DRAM은 소자의 밀도 한계 문제와 증가하고 있는 사용 전력 문제를 가지고 있다. 이러한 문제를 극복하고자 새로운 메모리 기술들이 등장하고 있다. 이 중, Phase-Change Memory(PRAM 또는 PCM, 본 논문에서는 PRAM으로 통일하여 표기하기로 한다.)는 확장성과 전력 소모 측면에서 DRAM 대비 상대적으로 이점이 있는 반면, 쓰기 속도가 상대적으로 낮고 전력 소모가 커서, 단독으로 사용하지 않고 PRAM과 DRAM을 이종 메인 메모리로 구성하는 방안이 연구되고 있다.
다중 코어의 실시간 시스템에서 PRAM/DRAM 이종 메인 메모리가 구성되었을 때, 태스크가 해당 시스템에서 수행되었을 시 최적의 Worst-Case Execution Time(tight WCET)를 구하기 위해서는 다음과 같이 3가지 요구사항을 충족하는 시간 분석 방법이 필요하다. 먼저, 코어 간의 공유 자원(메인 메모리)의 경쟁으로 인한 태스크의 수행 시간 증가를 고려하여야 한다. 또한 PRAM의 읽기와 쓰기 지연 시간의 비대칭성을 반영 하여야 한다. 마지막으로 DRAM으로 구성된 캐시의 동작 예측이 필요하다.
본 논문은 다중 코어의 실시간 시스템에서 위 요구 사항을 반영한 PRAM/DRAM 이종 메인 메모리에 대한 시간(WCET) 분석 도구를 제안한다. 본 논문은 실시간 시스템에서 널리 쓰이고 있는 정형 기법 도구인 UPPAAL을 이용하여 PRAM/DRAM 메인 메모리 기반의 실시간 시스템과 태스크를 시간 오토마타로 모델링한다. 또한 시스템의 주요 속성을 검증하여 요구사항을 충족하며 동작하는지 확인하고, 태스크 모델의 최적의 WCET을 계산(estimation) 할 수 있음을 보인다.
다중 코어의 실시간 시스템에서 PRAM/DRAM 이종 메인 메모리가 구성되었을 때, 태스크가 해당 시스템에서 수행되었을 시 최적의 Worst-Case Execution Time(tight WCET)를 구하기 위해서는 다음과 같이 3가지 요구사항을 충족하는 시간 분석 방법이 필요하다. 먼저, 코어 간의 공유 자원(메인 메모리)의 경쟁으로 인한 태스크의 수행 시간 증가를 고려하여야 한다. 또한 PRAM의 읽기와 쓰기 지연 시간의 비대칭성을 반영 하여야 한다. 마지막으로 DRAM으로 구성된 캐시의 동작 예측이 필요하다.
본 논문은 다중 코어의 실시간 시스템에서 위 요구 사항을 반영한 PRAM/DRAM 이종 메인 메모리에 대한 시간(WCET) 분석 도구를 제안한다. 본 논문은 실시간 시스템에서 널리 쓰이고 있는 정형 기법 도구인 UPPAAL을 이용하여 PRAM/DRAM 메인 메모리 기반의 실시간 시스템과 태스크를 시간 오토마타로 모델링한다. 또한 시스템의 주요 속성을 검증하여 요구사항을 충족하며 동작하는지 확인하고, 태스크 모델의 최적의 WCET을 계산(estimation) 할 수 있음을 보인다.
목차
요 약제 1 장 서론1.1 제안하는 접근 방법1.2 논문의 구성제 2 장 연구 배경2.1 실시간 시스템2.2 WCET 분석2.3 시간 오토마타와 UPPAAL2.3.1 시간 오토마타2.3.2 UPPAAL2.4 PRAM/DRAM 이종 메인 메모리제 3 장 관련 연구3.1 메인 메모리의 경쟁을 고려한 WCET 분석3.2 PRAM/DRAM 이종 메인 메모리 연구제 4 장 타겟 시스템과 제안하는 WCET 분석방안4.1 타겟 시스템4.2 제안하는 WCET 분석방안제 5 장 UPPAAL을 이용한 시스템 모델링5.1 코어 모델5.2 L1/L2 지역 캐시 모델5.3 PRAM/DRAM 이종 메인 메모리 모델5.4 태스크 모델5.6 그 외 보조 모델제 6 장 UPPAAL을 이용한 시스템 검증6.1 실험 설정6.2 도달 가능성 검증6.3 안정성 검증6.4 WCET 계산제 7 장 결론참 고 문 헌
최근 본 자료
댓글(0)
0