Neural system-on-chip(SoC)에서 recording integrated circuit (IC)은 뇌신경들의 신호를 검출하고 증폭하는 부분으로, 뇌와 관련된 여러 질환의 특정 증상을 관찰 및 진단하고, 신체활동과 관계된 뇌의 신호를 분석하기 위하여 사용된다. 일반적으로 고해상도로 신호를 검출하기 위하여 micro-electro-mechanical systems (MEMS) 기술을 활용한 microelectrode array (MEA)와 다채널로 구성된 아날로그 front-end를 집적하여 구현되고 있다.
기록하려는 신호는 전극에서가깝게 위치한 뉴런에 의해서 발생되는 신호인 action potential (AP)과 전극에서 상대적으로 조금 떨어진 다수의 뉴런에 의한 신호들의 평균치 성분인 local field potential (LFP)이 있다. AP의 경우 300 Hz에서 수 kHz 주파수 대역에서 수백 μVpp의 진폭으로,LFP는 1 Hz에서 최대 500 Hz 저주파대역에서 50 μVpp에서 수 mVpp의 진폭으로 관찰된다.
체내에 위치하게 되는 회로와 전극에서 발생할 수 있는 DC-오프셋의 영향을 고려하여 큰 값의 입력 AC-coupling 커패시터와 작은 값의 feedback 커패시터를 이용하여 이득을 설정할 수 있는 capacitive feedback구조를 주로 사용한다. 전극과 세포조직 사이의 잡음은 1 Hz에서 10 kHz대역에 대해서 5 - 10 μVrms정도이기 때문에, 해당 대역에서 전체 아날로그 front-end의 총입력 참조 잡음이 5 μVrms이하가 되도록 설계해야 한다. 또한, 넓은 범위에서 고해상도로 신호를 관찰하기 위해 많은 수의 증폭기와 부가적인 회로들이 배열된다. 이 때문에 전체 recording IC의 전력소모가 증가되는데, 늘어난 전력소모로 인해 MEA와의 경계면에서 발생할 수 있는 80 mW/cm²의 열유속만으로도 세포에 손상을 줄 수 있다. 따라서, 다채널로 구성할 때 개별회로 혹은 전체 아날로그 front-end의 전력소모와 면적을 줄이는 방법이 필요하다.
전력소모를 줄이는 방안으로 필요에 따라 원하는 채널에만 전력을 공급하여 동작하도록 할 수 있다. 이를 위해 전력공급이 중단되었던 채널에 다시 전력을 공급하는 것과 동시에 빠른 바이어스 안정화로 신호를 관찰하는데 필요한 지연시간을 줄여야 한다. 추가로, AP와 LFP신호를 상황에 따라 서로 분리하여 처리할 수 있는 대역통과필터 기능이 필요할 수 있다.
본 논문에서는 저전력으로도 우수한 잡음 특성을 갖는 neural 증폭기를 위해 complementary cascode 입력 기반의 연산증폭기를 설계하였다. 가변 이득 증폭기 (VGA)는 Dynamic range을 개선하고자 추가 이득을 제공하고 대역폭 조절기능을 통합하였다. 또한, 저전력에 초점을 두고 current-mirror기반의 연산증폭기를 사용하였다. 개별 채널의 선택과 아날로그 front-end의 전력소모를 줄이고자 제어회로를 추가하였으며, 기본적인 디지털 논리회로를 응용하였다.
Neural 증폭기는 10 kHz의 대역폭에서 40 dB의 이득을 제공하고, VGA에서 6 dB에서 24 dB까지 추가이득 조절이 가능하다. 또한, VGA는 1 Hz에서 440 Hz까지 고역통과차단 주파수 조절이 가능하고, 600 Hz에서 10 kHz까지 저역통과차단 주파수의 조절이 가능하다. 제어회로는 제어신호에 따라 채널을 선택하고 해당 채널의 빠른 바이어스 안정화를 위해 초기 re-set시간의 제어가 가능하며, 선택되지 않은 채널의 전력공급을 중단한다. 전체 아날로그 front-end는 1-V 전원에서 2 μW의 전력을 소모하고, 최대 63.7 dB의 전압 이득과 1 Hz에서 10 kHz 대역에 대해 3.49 μVrms의 입력 참조 잡음 성능으로 noise efficiency factor는 1.96이다. 제어회로를 제외한 개별 채널의 칩 면적은 0.13 mm²으로 0.18-μm 표준 CMOS 공정을 이용하여 설계하였다.

This thesis presents thedesign of low-noise neural signal recording CMOS analog front-end integrated circuits (AFE IC) for implantable medical devices. The proposed IC is composed of a neural amplifierfor processing neural signals with low power and low noise that can be observed in the frequency range of sub Hz to several kHz, a variable gain amplifier (VGA) for controlling additional gain and bandwidth and a control circuit that can reduce power consumption of a full analog front-end and adjust the re-set time of each channel. A complementary cascode input based operational transconductance amplifier(OTA) is designed for a low-power neural amplifier.The VGA uses a current-mirror-based OTA with a focus on low power. the control circuit applies basic digital logic circuits. The VGA amplify voltage from 6 dB to 24 dB, adjust high-pass cutoff frequency from 1 Hz to 440 Hz and low-pass cutoff frequency from 600 Hz to 10 kHz. The control unit selects a channel according to the control signal, controls the initial re-set time, and stops supplying the power to the unselected channel. The overall AFE IC has a voltage gain of up to 63.7 dB and a noise efficiency factor of 1.96 with an integrated input referred noise of 3.49 μVrms for the 1 Hz to 10 kHz band. Each channel of AFE consumes 2 μW of power from the 1-V power supply and the chip layout area is 0.13 mm² and is designed using 0.18-μm standard CMOS process.