지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 염경환
- 발행연도
- 2018
- 저작권
- 충남대학교 논문은 저작권에 의해 보호받습니다.
이용수2
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
In this paper, a 4-bit Serial-to-Parallel Converter (SPC) was designed and fabricated using WIN-semiconductor''s 0.25 μm GaAs pHEMT process to control four phase shifters of a core chip . The NOR, D-FF, and Serial to Parallel converters are constructed by applying the DCFL structure that consumes less power, and it is the simplest in configuring the digital logic circuit with GaAs as the serial-to-parallel converter. And the operation was confirmed. The 4-bit serial data was converted into parallel data and the voltage was converted to -3 V and 0.5 V, which are suitable for turning on / off the phase shifter. In addition, serial data having a logic voltage level delayed by 4 bits is converted into a TTL signal for use in connecting a core chip to a daisy chain. The current consumption was good by consuming VDD 7.2 mA and VSS 2.1 mA.
목차
목 차제 1 장 서 론 1제 2 장 구조설정 및 소자조사 3제 1 절 GaAs pHEMT 3제 2 절 인버터 구조 설정 5제 3 장 직-병렬변환기 설계 8제 1 절 인버터(Inverter) 8제 2 절 NOR 게이트(NOR gate) 10제 3 절 시프트-레지스터(Shift register) 13제 4 절 변환기회로 173.4.1 TTL-대-DCFL 173.4.2 DCFL-대-TTL 193.4.3 위상천이기 구동회로 21제 5 절 직-병렬변환기(Seriel-to-Parallel Converter) 23제 4 장 직-병렬 변환기 제작 및 측정 결과 26제 1 절 시프트-레지스터 측정 결과 26제 2 절 변환기회로 측정결과 294.2.1 TTL-대-DCFL 294.2.2 DCFL-대-TTL 304.2.3 위상천이기 구동회로 32제 3 절 직-병렬변환기 측정결과 34제 4 절 Core-chip 위상천이 측정결과 37제 5 장 결 론 39참고문헌 40
최근 본 자료
댓글(0)
0