지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 이준신
- 발행연도
- 2019
- 저작권
- 성균관대학교 논문은 저작권에 의해 보호받습니다.
이용수8
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
오프 상태 바이어스 스트레스가 p형 poly-Si TFT의 특성에 미치는 영향을 보고한다. GIDL 전류를 줄이기 위해 오프 상태 바이어스 응력은 Vgs와 Vds에 의해 변경된다. 오프 상태의 바이어스 응력 이후에, GIDL 전류를 발생 시키는 Vgs는 1 V에서 10 V 로 급격히 증가하게 된다. 그리고 에이징된 TFT의 온 전류 및 subthreshold swing은 유지된다. 여기서 에이징된 소자의 특성을 설명하기 위해 TCAD 시뮬레이션을 사용한다.
이와 함께, a-Si:H(i)와 a-Si:H(n)을 Capping 층으로 사용해 소자의 계면특성을 향상시키고 정공의 축적 영역을 만들어 소자의 이동도 특성을 향상시킨다. 또한 플라즈마 트리트먼트를 사용해 poly-Si 계면의 트랩을 낮춰 주는 효과를 더해 최대 이동도 152 cm2/V·s를 만들어 낼 수 있었다. TFT의 기본 구조에서 Capping layer를 사용하여 계면의 특성을 향상시키고 정공의 축적층을 적용함으로써 특성을 향상 시킬 수 있을 것으로 기대된다.
이와 함께, a-Si:H(i)와 a-Si:H(n)을 Capping 층으로 사용해 소자의 계면특성을 향상시키고 정공의 축적 영역을 만들어 소자의 이동도 특성을 향상시킨다. 또한 플라즈마 트리트먼트를 사용해 poly-Si 계면의 트랩을 낮춰 주는 효과를 더해 최대 이동도 152 cm2/V·s를 만들어 낼 수 있었다. TFT의 기본 구조에서 Capping layer를 사용하여 계면의 특성을 향상시키고 정공의 축적층을 적용함으로써 특성을 향상 시킬 수 있을 것으로 기대된다.
목차
제 1 장. 서론 11-1 Display 현황 및 동향 11-2 Poly-Si TFT의 GIDL 5제 2 장. 이론 72-1 비정질 실리콘(amorphous Silicon) 72-2 다결정 실리콘(polycrystalline Silicon) 102-3 실리콘 박막트랜지스터의 특성 142-3-1 실리콘 박막 트랜지스터의 전류-전압 특성 142-3-2 실리콘 박막 트랜지스터의 기생 저항 152-4 Shottky barrier MOSFET 202-4-1 Schottky barrier MOSFET의 필요성 202-4-2 Schottky barrier MOSFET의 특성 212-5 계면 Passivation 효과 25제 3 장. 실험방법 263-1 ELA poly-Si TFT 제작 263-2 Capping layer TFT 제작 26제 4 장. 결과 및 고찰 274-1 GIDL 특성 분석 274-1-1 에이징된 TFT 소자 특성 274-1-2 TCAD 시뮬레이션 결과 및 분석 294-1-3 Band diagram 분석 334-2 Capping layer를 활용한 TFT 특성분석 36제 5 장. 결론 45참고문헌 46ABSTRACT 49
최근 본 자료
댓글(0)
0