지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 김창우
- 발행연도
- 2020
- 저작권
- 경희대학교 논문은 저작권에 의해 보호받습니다.
이용수7
이 논문의 연구 히스토리 (6)
2020
2019
2018
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 송신부 코일을 Pan-Tilt 모터를 사용한 3D 스캐닝을 통하여 전송 효율 음영영역(dead-zone)이 제거된 최대 수신 전압을 갖는 영역(zone)을 짧은 시간 내에 정확하게 찾는 3D 스캐닝 MR-WPT(magnetic resonance wireless power transfer) 시스템을 제안한다. 이 시스템은 발진기, 전력 증폭기, MCU, PC, pan-tilt 모터, 송수신 코일, 정류기 그리고 송수신 통신부 회로로 구성된다. 이 시스템은 존 기반 최대전송효율 탐색(zone-based maximal transmission efficiency searching process) 알고리즘을 적용하여 최대전송효율을 찾으며, 이때 찾은 전송효율 최대점은 Pan, Tilt 각도를 5°씩 나눠서 스캔하여 찾는 전체스캔(full scan)의 전송효율 최대점과 비교하여 측정시간은 11배 빠르고, 오차 또한 작은 것을 측정을 통해 확인하였다.
또, 이 시스템의 수신부에 적용 가능한 AC-DC 변환부의 LDO 레귤레이터를 설계하였다. Tri-Loop LDO(low dropout) 레귤레이터는 삼성 65-nm RF CMOS 공정을 이용하여 입력 전압 1.55 V이상일 때 1.5 V 출력 전압을 가지며, 최소 Dropout voltage는 50 mV이다. PSRR 성능은 25 MHz에서 ?11 dB이며, 0 ~ 10 MHz에서 ?31.5 dB이다. line regulation은 35.6 mV/V, load regulation은 0.7 mV/mA, 그리고 부하 전류가 10 mA일 때 전류 효율은 80.5 %를 시뮬레이션 결과로 얻었다.
또, 이 시스템의 수신부에 적용 가능한 AC-DC 변환부의 LDO 레귤레이터를 설계하였다. Tri-Loop LDO(low dropout) 레귤레이터는 삼성 65-nm RF CMOS 공정을 이용하여 입력 전압 1.55 V이상일 때 1.5 V 출력 전압을 가지며, 최소 Dropout voltage는 50 mV이다. PSRR 성능은 25 MHz에서 ?11 dB이며, 0 ~ 10 MHz에서 ?31.5 dB이다. line regulation은 35.6 mV/V, load regulation은 0.7 mV/mA, 그리고 부하 전류가 10 mA일 때 전류 효율은 80.5 %를 시뮬레이션 결과로 얻었다.
목차
제 1 장 서 론 1제 2 장 3D 스캐닝 MR-WPT 시스템 제안 및 구현 3제 1 절 전송효율 음영영역 3제 1.1 절 전송효율 음영영역과 제거 방법 3제 1.2 절 전송효율 음영영역과 제거 방법에 대한 시뮬레이션 결과 및 측정 결과 6제 2 절 송신 회로 설계 및 결과 분석 10제 3 절 존기반 최대효율 탐색 알고리즘 20제 4 절 3D 스캐닝 MR-WPT 시스템 구현 및 측정 결과 21제 3 장 Tri-loop LDO 레귤레이터 설계 31제 1 절 Tri-loop LDO 레귤레이터 기본 원리 31제 2 절 Tri-loop LDO 레귤레이터 구조 설계 36제 3 절 Tri-loop LDO 레귤레이터 시뮬레이션 37제 4 절 Tri-loop LDO 레귤레이터 측정 계획 42제 4 장 결 론 43참 고 문 헌 44
최근 본 자료
댓글(0)
0