지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 최계원
- 발행연도
- 2022
- 저작권
- 성균관대학교 논문은 저작권에 의해 보호받습니다.
이용수18
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 사용자의 관점에서 셀 경계가 존재하지 않는 Cell-free MIMO 테스트베드를 설계하였다. Downlink 전송을 위한 기능적 모듈로 동기화(Synchronization), 채널 추정(Channel Estimation), ZF(Zero-Forcing) 프리코딩 등이 적용되어 있으며 실제 응용에서 생성된 데이터 패킷의 송수신을 확인하기 위해 채널 코딩, 업 링크와 채널 보정(Calibration) 그리고 비디오 전송을 위한 UDP 프로토콜을 구현하였다. 해당 데이터 처리 과정은 고속 처리를 위해 FPGA(Field Programmable Gate Array)에 설계하였다. 하드웨어 및 소프트웨어 플랫폼으로 각각 USRP 및 NI LabVIEW NXG 5.0v을 사용하였다. 해당 테스트베드의 결과로 사용자 단말의 신호 대 잡음 비(SNR:Signal-to-Noise), 비트에러율(BER:Bit Error Rate) 및 성상도(Constellation)를 확인할 수 있으며 그 외에 채널 이득(Channel Gain)과 동기 상관관계(Sync Correlation) 등을 확인할 수 있다.
목차
제1장 서론 1제2장 CF MIMO 테스트베드 구현 기술 배경 2제1절 동기화(Synchronization) 2제2절 채널 추정(Channel Estimation) 3제3절 ZF 프리코딩(Zero-Forcing Precoding) 4제4절 채널코딩 알고리즘 61. 순환 중복 검사(Cyclic Redundancy Check) 62. 유사순환 저밀도 패리티 체크코드(QC-LDPC) 7제5절 상위 계층 구현 10제6절 채널 보정 10제7절 비디오 전송 12제3장 SDR 플랫폼 하드웨어 구성 14제1절 SDR 플랫폼 하드웨어 구성 14제4장 SDR 플랫폼 소프트웨어 구성 17제1절 SDR 플랫폼 프레임 구조 17제2절 LabVIEW 구현 181. Host 최상위 VI 182. FPGA BS 최상위 VI 213. FPGA UE 최상위 VI 33제5장 테스트베드 구성 및 실험 결과 38제1절 수신기 배치와 변조 방식에 따른 성상도 39제2절 수신기의 배치에 따른 SNR과 BER 41제3절 수신기의 배치에 따른 수신 동영상과 BLER 45참고문헌 48Abstract 50
최근 본 자료
댓글(0)
0