메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

김대운 (동아대학교, 동아대학교 대학원)

지도교수
강봉순, 이기동
발행연도
2022
저작권
동아대학교 논문은 저작권에 의해 보호받습니다.

이용수4

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (3)

초록· 키워드

오류제보하기
본 논문에서는 기존 CIE1931 색 좌표계 변환 하드웨어의 연산 복잡성을 개선한 하드웨어를 제안한다. 기존 알고리즘에서 R2X, X2R 행렬 간 연산 시에는 큰 비트 수가 사용되어 하드웨어로 구현 시 속도가 낮아지는 문제가 있고, 이를 보완하기 위해 Split 연산이 사용된다. Split 연산은 비트를 나눠 계산하기 때문에 속도를 보완할 수 있지만 연산에 많은 하드웨어가 사용되어 크기가 커지는 단점이 있다. 제안하는 알고리즘은 기존 알고리즘의 미리 정의된 R2X, X2R 행렬 계산을 하나로 합쳐 Split 연산을 줄이는 방법을 사용한다. 제안하는 알고리즘은 Verilog HDL을 이용하여 하드웨어로 구현되었다. Xilinx 사의 Zynq 시리즈 중 ZC706 보드를 Target으로 설정하여 회로 합성 결과 기존 하드웨어에 비해 동작 속도는 동일하여 4K 환경에서 실시간 처리 기준을 충족하였고, 하드웨어 구현에 사용된 자원이 약 70% 감소함을 확인하였다.
본 논문에서는 기존 ZC706 보드 외에 Zynq 시리즈의 ZCU106 보드를 Target으로 설정하여 제안하는 하드웨어의 구현 결과를 비교하였다. 그 결과 기존 ZC706 보드 대비 하드웨어 자원의 사용량은 거의 동일하였고, 동작 속도는 1.58배 상승하여 4K 환경에서 초당 60 프레임 처리 가능한 속도임을 확인하였다. 또한, 각 FPGA 보드에 제안하는 하드웨어를 탑재한 결과를 제시함으로써 동작을 검증하고 성능을 비교하였다. 최근 공정 단위가 줄어들며 저전력, 고성능화되어 ZCU106 보드와 같은 자율주행 연구에 적합한 FPGA가 개발되고 있는데, 제안하는 하드웨어는 고사양의 보드에서도 정상적으로 동작하여 자율주행 연구에도 적용 가능함을 검증하였다.

목차

Ⅰ. Introduction 1
Ⅱ. Fundamentals of Proposal Algorithm 4
1. 표색계 4
2. 색도 좌표 4
3. CIE1931 색 좌표계 7
4. 기존 CIE1931 색 좌표계 변환 알고리즘 소개 9
5. 개선된 알고리즘 소개 13
6. 하드웨어 구현을 위한 수식 수정 15
7. 소프트웨어 실행 결과 17
8. 제안하는 알고리즘의 색상 개선 결과 22
Ⅲ. Hardware Architecture 32
1. 전체 하드웨어 구조 32
A. Block Diagram 32
B. I/O Ports 33
2. Verilog HDL을 활용한 RTL 설계 34
A. 기존 알고리즘의 하드웨어 구현 34
B. 제안하는 알고리즘의 하드웨어 구현 38
Ⅳ. Results 41
1. ModelSim 시뮬레이션 41
2. 회로 합성 결과 43
3. FPGA 보드 실행 결과 45
Ⅴ. CONCLUSION 46
REFERENCES 47
Abstract 50
감사의 글 52

최근 본 자료

전체보기

댓글(0)

0