지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 1998.1
- 수록면
- 1,192 - 1,195 (4page)
이용수
이 논문의 연구 히스토리 (4)
1998
PLL을 이용한 750Mhz ~ l.lGhz Clock Generator
이원효
,
이수형
,
이숙윤
외 2명
한국통신학회 학술대회논문집
1998.07
학술대회자료
1 Ghz Clock 신호 복원을 위한 저전력 Phase-Frequency Detector ( A Low Power 1 Ghz Direct Comparable Phase-Frequency Detector )
이원효
,
이성대
,
정강민
대한전자공학회 학술대회
1998.01
학술대회자료
PLL을 이용한 100Mhz-750Mhz Clock 복원 회로 ( A PLL Based 100 MHz-750 MHz Clock Recovery Circuit )
이원효
,
이성대
,
정강민
대한전자공학회 학술대회
1998.01
학술대회자료
PLL을 이용한 750Mhz ~ 1.1Ghz Clock Generator ( A PLL-based Clock Generator with 750Mhz ~ 1.1Ghz Lock Range )
이원효
,
이수형
,
이숙윤
외 2명
한국통신학회 학술대회논문집
1998.01
학술대회자료
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
PLL을 이용한 750Mhz ~ l.lGhz Clock Generator
한국통신학회 학술대회논문집
1998 .07
-
A PLL Based Clock Generator with 100Mhz ~ 750Mhz of Lock Range for microprocessors
ICEIC : International Conference on Electronics, Informations and Communications
1998 .08
-
A PLL Based Clock Generator With 100Mhz ~ 750Mhz of Lock Range for Microprocessors
ICEIC : International Conference on Electronics, Informations and Communications
1998 .01
-
PLL을 이용한 100Mhz-750Mhz Clock 복원 회로 ( A PLL Based 100 MHz-750 MHz Clock Recovery Circuit )
대한전자공학회 학술대회
1998 .01
-
A 0.625-1.2GHz Digital Clock Generator with One-cycle Lock Time
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
Fast Looking PLL with Fixed Response Time and Stability within Operating Range of 512MHz-1.92GHz
대한전자공학회 학술대회
2007 .05
-
PLL을 이용한 클럭발생기의 설계 ( A Design of a PLL-based Clock Generator )
대한전자공학회 학술대회
1997 .11
-
PLL을 이용한 클럭발생기의 설계
대한전자공학회 학술대회
1997 .11
-
고속 디지털 시스템을 위한 60MHz PLL의 설계 ( Design of 60 MHz PLL for high speed digital system )
대한전자공학회 학술대회
1995 .01
-
5GHz 4-Phase Integer-N All-Digital PLL의 설계
대한전자공학회 학술대회
2012 .11
-
A 0.12GHz-1.4GHz DLL-based clock generator with a multiplied 4-phase clock using a 0.18um CMOS Process
대한전자공학회 ISOCC
2006 .10
-
A 1.25 GHz Low Power Multi-phase PLL Using Phase Interpolation between Two Complementary Clocks
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .12
-
850 MHz 와 1.8 GHz의 전파특성 비교측정 ( Propagation Field Test To Compare 850 MHz with 1.8 GHz )
대한전자공학회 학술대회
1997 .01
-
A 10-Phase 270MHz 5000ppm Spread Spectrum Clock Generator
대한전자공학회 ISOCC
2008 .11
-
Low Jitter 1.56GHz PLL Clock Generator for 3.125Gb/s/ch CMOS Serial Link Transceiver
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
850 MHz 와 1.8GHz의 전파특성 비교 시험 ( Propagation Field Test to compare 850 MHz with 1.8 GHz )
한국통신학회 학술대회논문집
1997 .01
-
CMOS 공정을 이용한 3.12GHz PLL 설계
대한전자공학회 학술대회
2005 .05
-
50MHz~600MHz의 동작 주파수 범위를 갖는 CMOS Charge Pump PLL 설계
한국통신학회 학술대회논문집
2004 .07
-
500-MHz부터 1.2-GHz까지의 동작 주파수에서 일정한 루프 대역폭을 갖는 메모리 컨트롤러 PLL
대한전자공학회 학술대회
2010 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-567-012179698