블록 효과 감소 알고리듬의 VLSI 회로 구현

김희정 ,  박성모 ,  최진호 외 1명

한국멀티미디어학회 학술발표논문집

2002 .11

VLSI Design of HAS-160 Algorithm

Ju Dai Hyun ,  Byeong Yoon Choi

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

VLSI Design

경종민

대한전자공학회 단기강좌

1983 .01

VLSI의 신뢰성 ( Reliability Issues in VLSI )

이귀로

대한전자공학회 학술대회

1987 .05

VLSI 설계 자동화에 대한 연구

경종민

제어로봇시스템학회 국내학술대회 논문집

1986 .10

VLSI설계와 CAD기술개발

오길록

전자진흥

1985 .01

블록 정합 알고리듬의 효율적인 VLSI설계 ( An Efficient VLSI Implementation for Block Image Algorithm )

강용관 ,  김동욱 ,  최종수

대한전자공학회 학술대회

1994 .01

VLSI 자동설계기술 ( Design Automation for VLSI )

유영욱

대한전자공학회 학술대회

1987 .01

VLSI 설계자동화 시스템을 위한 순서회로의 최적상태코드 할당 알고리듬 ( An Optimal State-Code Assignment Algorithm of Sequential Circuits for VLSI Design Automation Systems )

임재윤 ,  임인칠

전자공학회논문지

1989 .01

임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing )

박준 ,  이병양 ,  이인학 외 7명

대한전자공학회 학술대회

1993 .11

VLSI System CAD에 관한 硏究

朴鎭秀

한국통신학회논문지

1983 .04

CMOS VLSI 회로에서 논리추출을 위한 효율적인 알고리즘 ( An Efficient Logic Extraction Algorithm for CMOS VLSI Circuits )

정자춘 ,  강민섭 ,  이철동 외 1명

대한전자공학회 학술대회

1988 .01

저 전력을 위한 VLSI 설계 최적화 ( Lower Power Driven VLSI Design Optimization )

조준동

CAD 및 VLSI 설계연구회지

1995 .01

VLSI 한계

김충기

대한전자공학회 단기강좌

1983 .01

VLSI System CAD에 관한 연구 ( A Study on Compute Aided VLSI System Design ）

박진수

한국통신학회지(정보와통신)

1983 .04

A study on form of logical circuit for VLSI by B-tree

Song ,  Ho-jeong ,  Pa 외 6명

한국정보과학회 학술발표논문집

1995 .11

3-Step Search 알고리즘의 VLSI 화에 관한 연구 ( A Study on VLSI Architecture for 3-Step Algorithm )

김현주 ,  이상홍 ,  김문현

대한전자공학회 학술대회

1992 .01

A DESIGN METHODOLOGY OF VLSI SELF-TIMED SYSTEM

Byeong Yoon Choi ,  Bong Ryul Kim ,  Moon Key Lee

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01

회귀분석용 VLSI 머신 설계에 관한 연구 ( A Research on the VLSI Machine Design for Regression Analysis )

이현수 ,  Y. Takefuji ,  H. Aiso

전자공학회지

1983 .03

The Application of Relaxation Methods for the Hierarchical Simulation of VLSI Circuits

Timothy N. T ,  ick

대한전자공학회 워크샵

1985 .01