메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-SD 전자공학회논문지 SD편 제39권 제8호
발행연도
2002.8
수록면
84 - 91 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (7)

초록· 키워드

오류제보하기
본 논문은 시간 제약 조건 하에서 저전력을 고려한 CLB 구조의 CPLD 기술 매핑 알고리즘을 제안하였다. 제안한 알고리즘은 DAG로 구성된 회로에 대하여 각 노드들의 TD와 EP를 계산하여 분할함으로서 저전력을 수행하였다. 또한 CLB의 구조에 따라 매핑 할 수 있는 조건으로 입력과 출력의 수, OR-텀수를 고려하여 시간 제약 조건에 맞도록 매핑 가능 클러스터를 생성한다. 매핑 가능 클러스터들 중에서 저전력의 기술 매핑이 되도록 출력의 수가 가장 적은 매핑 가능 클러스터를 우선 매핑하고 시간 제약 조건에 만족하는 매핑 가능 클러스터를 선택하여 매핑 한다. 제안된 알고리즘을 벤치마크에 적용하여 실험한 결과 기존의 알고리즘인 DDMAP에 비해 46.79%, TEMPLA에 비해 24.38% 감소된 결과를 나타내었다.

목차

등록된 정보가 없습니다.

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-013514700