메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
한국컴퓨터정보학회 한국컴퓨터정보학회논문지 한국컴퓨터정보학회 논문지 제11권 제2호
발행연도
2006.5
수록면
1 - 6 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (4)

2006

CPLD 조건식을 위한 RTL바인딩
김재진 ,  윤충모 한국정보통신학회논문지 2006.12 학술저널
CPLD를 고려한 RTL 바인딩과 저전력 기술 매핑
김재진 ,  이관형 한국컴퓨터정보학회논문지 2006.05 학술저널

1998

CPLD 조건식을 고려한 RTL 바인딩 ( A RTL binding Technique with CPLD constraint )
김재진 ,  윤충모 ,  김희석 대한전자공학회 학술대회 1998.07 학술대회자료
CPLD 조건식을 고려한 RTL 바인딩
김재진 ,  윤충모 ,  김희석 대한전자공학회 학술대회 1998.06 학술대회자료

초록· 키워드

오류제보하기
본 논문에서는 CPLD를 고려한 RTL 바인딩과 저전력 기술 매핑 알고리즘에 대해 제안하였다. HDL로 기술된 회로에 대해 스케쥴링을 수행한 후 모듈 연산 간격을 고려하여 합당한 모듈을 선택하여 할당을 수행한다. 할당을 수행한 후 회로를 구현할 CPLD를 선택한다. 할당된 결과의 모듈을 CPLD 내부의 CLB의 맞도록 부울식을 분할하여야 한다. 이때 구현하고자 하는 CPLD를 구성하고 있는 CLB에 맞도록 저전력 기술 매핑 알고리즘을 수행하여 저전력의 회로를 구현할 수 있는 알고리즘을 제안하였다. 16 비트 FIR 필터로 실험한 결과 알고리즘을 적용하기 전보다 작은 크기의 CPLD로 회로 구현이 가능하였으며, 가산기의 경우 알고리즘을 적용하지 않았을 때 내부 사용율은 8.45%이었으나 알고리즘 적용한 결과 61.88%로 내부 사용율이 증가되었다. 소모 전력에서도 알고리즘을 적용한 후 에 소모 전력이 약 43% 감소되는 결과를 나타내었다.
#RTL 바인딩 #CPLD #CLB #저전력 기술 매핑

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. RTL 바인딩과 저전력 기술 매핑
Ⅲ. 실험 결과
Ⅳ. 결론
참고문헌
저자소개

참고문헌 (8)

참고문헌 신청
[학술지(정기간행물)] - / 1992 / Accurate Layout Area and Delay Modeling for System Level Design (v) google schola [학술지(정기간행물)] - / Aug.1995 / Chip Level Area and Timing Estimation for Lookup Table Based FPGAs google schola [학술지(정기간행물)] - / 1992 / “Benchmarks for the 1992 High Level Synthesis Workshop” google schola [학술지(정기간행물)] - / 1994 / An Algorithm for solving The Binding Problem” 7th International Conference on VLSI Design : 163 ~ 168 google schola [학술지(정기간행물)] - / 1999 / “시간적 조건에서 실행 시간을 개선한 CPLD 기술 매핑 알고리즘 개발” 4 (3) : 35 ~ 46 google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0