저전력 비동기 곱셈기를 위한 배열 구조

박찬호 ,  최병수 ,  이동익

대한전자공학회 학술대회

2000 .06

LED 배열을 이용한 벡터-매트릭스 곱셈기에 관한 연구 ( A Study on the Vector-Matrix Multiplier using a LED Array )

최평석 ,  박한규

대한전자공학회 학술대회

1984 .01

저전력 바이패싱 Booth 곱셈기 설계

안종훈 ,  최성림 ,  남병규

한국산업정보학회논문지

2013 .10

계층적인 구조를 갖는 고속 병렬 곱셈기 ( A High Speed Parallel Multiplier with Hierarchical Architecture )

진용선 ,  정정화

전자공학회논문지-IE

2000 .09

타입 Ⅱ 최적 정규기저를 갖는 유한체의 새로운 병렬곱셈 연산기

김창한 ,  지성연 ,  장상운 외 1명

정보보호학회논문지

2006 .08

입력 데이터 분할을 이용한 저전력 부스 곱셈기 설계

박종수 ,  김진상 ,  조원경

한국통신학회논문지

2005 .11

저전력 설계를 위한 절단된 Booth 곱셈기 구조 ( A Truncated Booth Multiplier Architecture for Low Power Design )

이광현 ,  임종석

전자공학회논문지-SD

2000 .09

인접블록의 움직임벡터를 이용한 고속 움직임추정 방식

소현호 ,  김진상 ,  조원경 외 2명

한국통신학회논문지

2005 .12

32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )

김영민 ,  조진호

전자공학회논문지-B

1994 .10

전류모드 CMOS 다치 논리회로를 이용한 32×32-Bit Modified Booth 곱셈기 설계

이은실 ,  김정범

전자공학회논문지-SD

2003 .12

Ka-대역 위상배열안테나 배열 구조 분석

김영완 ,  권준범 ,  강연덕 외 1명

한국인터넷방송통신학회 논문지

2019 .01

Lower Power Booth Multiplier

김진혁 ,  이준성 ,  조준동

대한전자공학회 학술대회

1998 .01

32 비트 정수형 고속 병렬 곱셈기 구조

송홍종 ,  김영민

대한전자공학회 학술대회

1993 .11

32 비트 정수형 고속 병렬 곱셈기 구조 ( A structure for High Speed 32-bit Parallel Integer Multiplier )

송홍종 ,  김영민

대한전자공학회 학술대회

1993 .11

Modified Booth 곱셈기를 위한 고성능 파이프라인 구조

김수진 ,  조경순

전자공학회논문지-SD

2009 .12

수정된 Booth 알고리즘을 이용한 고속 직병렬 곱셈기의 설계

李範燁 ,  金秉寬 ,  鄭德鎭

전기학회논문지

1996 .08

유한체 상에서 고속 연산을 위한 직렬 곱셈기의 병렬화 구조

조용석

정보보호학회논문지

2007 .02

32X32 Booth Multiplier Capable of the Parallel Computations of 32 , 16 , 8 Bit Multimedia Data

Jung Hyun Choi ,  Jae Hee You

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

새로운 parallel counter를 이용한 고속 병렬 곱셈기의 구조

윤형종 ,  조병록

한국통신학회 학술대회논문집

2000 .11

기약인 all-one 다항식에 의해 정의된 GF(2^m)에서의 효율적인 비트-병렬 곱셈기

장구영 ,  박선미 ,  홍도원

전자공학회논문지-TC

2006 .07