지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers 정보과학회논문지 : 시스템 및 이론 정보과학회논문지 : 시스템 및 이론 제29권 제7·8호
- 발행연도
- 2002.8
- 수록면
- 422 - 430 (9page)
이용수
초록· 키워드
오류제보하기
주어진 논리 회로를 시분할 FPGA 칩으로 효과적으로 합성하기 위해서는 전체 회로를 여러개의 부분회로로 나눈 후, 각 부분 회로가 동일한 하드웨어 회로를 시간차를 두고 공유하도록 하여야 한다. 이를 위해 칩에 대한 시간별 재구성 정보를 미리 만들어, 칩 내부의 특정 메모리 영역에 저장하여 두었다가 정해진 시간대가 되면 칩 전체를 재구성하도록 하여야 한다. 그런데, 시분할 FPGA 합성에서 사용하는 세부적인 재구성 기법(일반적으로 스케쥴링이나 다중 회로 분할 기법을 사용)에 따라 동일 시간대에 필요한 LUT의 개수, 즉 FPGA의 용량이 달라질 수 있다. 본 논문에서는 입력되는 논리 회로를 직접 합성하지 않고서도 그 회로가 필요로 하는 전체 LUT 개수에 대한 하한을 추정함으로써 재구성 기법에 관계없이 필요한 최소한의 LUT 개수를 파악한다.
만일, 기존의 재구성 결과가 본 연구에서 추정된 하한과 일치할 경우, 그 결과는 최적의 결과를 의미한다. 반면에, 하한과의 차이가 있는 경우에는 기존의 연구 결과에 비해 더 좋은 재구성 결과가 존재하거나, 또는 본 연구에서 추정한 하한보다 더 좋은(큰, 정확한) 하한이 실제 존재함을 의미한다. 따라서 이러한 비교 분석을 통해, 기존 연구의 결과가 최적인지, 또는 개선의 여지가 있는지를 판단하는 좋은 지표를 제공할 수 있다.
실험 결과, 실험한 대부분의 예제에서, 기존의 연구 결과에서 출력한 결과와 본 논문에서 제안한 방법으로 추정한 하한이 정확히 일치하는 것을 발견할 수 있었는데, 이는 기존의 합성 시스템에서 생성한 결과의 최적성을 확인하게 하는 한편, 본 논문에서 제안한 하한 추정의 정확성을 반증하는 것으로 해석될 수 있다.
만일, 기존의 재구성 결과가 본 연구에서 추정된 하한과 일치할 경우, 그 결과는 최적의 결과를 의미한다. 반면에, 하한과의 차이가 있는 경우에는 기존의 연구 결과에 비해 더 좋은 재구성 결과가 존재하거나, 또는 본 연구에서 추정한 하한보다 더 좋은(큰, 정확한) 하한이 실제 존재함을 의미한다. 따라서 이러한 비교 분석을 통해, 기존 연구의 결과가 최적인지, 또는 개선의 여지가 있는지를 판단하는 좋은 지표를 제공할 수 있다.
실험 결과, 실험한 대부분의 예제에서, 기존의 연구 결과에서 출력한 결과와 본 논문에서 제안한 방법으로 추정한 하한이 정확히 일치하는 것을 발견할 수 있었는데, 이는 기존의 합성 시스템에서 생성한 결과의 최적성을 확인하게 하는 한편, 본 논문에서 제안한 하한 추정의 정확성을 반증하는 것으로 해석될 수 있다.
목차
요약
Abstract
1. 서론
2. 시분할 FPGA의 재구성 모델 및 용어 정의
3. LUT 개수에 대한 하한 추정 기법
4. 실험 결과 및 분석
5. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
시분할 FPGA 합성에서 마이크로 레지스터 개수에 대한 하한 추정 기법
정보과학회논문지 : 시스템 및 이론
2003 .10
-
패턴 추출을 이용한 LUT형 FPGA 합성
대한전자공학회 학술대회
1998 .11
-
패턴 추출을 이용한 LUT형 FPGA 합성 ( Logic Synthesis for LUT-Type FPGA Using Pattern Extraction )
대한전자공학회 학술대회
1998 .11
-
OFDM 시스템에서 2ｌ 분할 보간을 LUT에 결합한 전치왜곡기에 관한 연구
한국통신학회논문지
2002 .07
-
LUT 쉐이딩 보정 알고리듬을 이용한 스캐닝 이미지 향상 FPGA 설계 구현
한국정보통신학회논문지
2012 .08
-
하한 비용 추정에 바탕을 둔 최적 스케줄링 기법 ( An Optimal Scheduling Method based upon the Lower Bound Cost Estimation )
전자공학회논문지-A
1991 .12
-
영상 전처리기를 위한 LUT 연구
한국통신학회 학술대회논문집
1992 .07
-
영상 전처리기를 위한 LUT 연구 ( A Study on the LUT for Image pre-processing processor )
한국통신학회 학술대회논문집
1992 .01
-
LUT 기반 컬러 탑뷰 변환 기법
한국자동차공학회 춘계학술대회
2016 .05
-
A Study On Optimized Technology Mapping for FPGA
ICEIC : International Conference on Electronics, Informations and Communications
2004 .08
-
유전자알고리즘을 이용한 FPGA에서의 디지털 회로의 합성
대한전기학회 학술대회 논문집
1999 .07
-
이미지 처리 하드웨어를 위한 LUT 기반 거듭제곱 함수 구현
대한전자공학회 학술대회
2018 .06
-
LCD 디스플레이 구동을 위한 최소 자승 근사에 의한 Quasi-Bi-Quadratic 보간법의 LUT 구현
대한전자공학회 학술대회
2006 .06
-
비상디젤발전기 엔진보호논리의 LUT 설계
정보 및 제어 논문집
2012 .10
-
셀룰러 네트워크에서의 채널 할당 문제의 향상된 하한 값 분석
한국정보과학회 학술발표논문집
1999 .10
-
3차원 영상의 블록 중복성 및 N-LUT 기법을 이용한 3차원 홀로그램 프린지 패턴의 고속합성
한국정보통신학회논문지
2012 .11
-
디지털 기술의 알고리즘에 관한 연구
디지털콘텐츠학회논문지
2009 .12
-
LUT 기반 고속 AES 암호 프로세서 설계
대한전자공학회 학술대회
2014 .06
-
이동 로봇의 장애물회피를 위한 퍼지제어기와 실시간 제어시스템 적용을 위한 저(低)복잡도 검색테이블 공유기법
Journal of the Korean Society for Precision Engineering
2010 .02
-
프레넬 존 플레이트의 대칭성을 이용한 N-LUT에서의 메모리 감소
한국통신학회 학술대회논문집
2010 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017861960