지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Abstract
1. 서론
2. 관련 연구
3. 마이크로 레지스터 개수에 대한 하한 추정
4. 실험 결과 및 분석
5. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
시분할 FPGA 합성에서 LUT 개수에 대한 하한 추정 기법
정보과학회논문지 : 시스템 및 이론
2002 .08
패턴 추출을 이용한 LUT형 FPGA 합성
대한전자공학회 학술대회
1998 .11
패턴 추출을 이용한 LUT형 FPGA 합성 ( Logic Synthesis for LUT-Type FPGA Using Pattern Extraction )
대한전자공학회 학술대회
1998 .11
저전력 회로 합성을 위한 레지스터 할당 알고리듬
대한전자공학회 학술대회
1996 .05
저전력 회로 합성을 위한 레지스터 할당 알고리듬 ( A Register Allocation Algorithm for Low-Power Design Synthesis )
대한전자공학회 학술대회
1996 .01
ASIC 설계를 위한 새로운 레지스터 전송 단계 합성 방법
전기전자학회논문지
1999 .07
하한 비용 추정에 바탕을 둔 최적 스케줄링 기법 ( An Optimal Scheduling Method based upon the Lower Bound Cost Estimation )
전자공학회논문지-A
1991 .12
효율적인 SOC 설계를 위한 새로운 레지스터 전송 레벨 합성 방법
한국인터넷방송통신학회 논문지
2011 .01
유전자알고리즘을 이용한 FPGA에서의 디지털 회로의 합성
대한전기학회 학술대회 논문집
1999 .07
셀룰러 네트워크에서의 채널 할당 문제의 향상된 하한 값 분석
한국정보과학회 학술발표논문집
1999 .10
상위 단계 합성에서 결함 복구 기준점 설정을 위한 하한 추정 기법
정보과학회논문지(A)
1997 .01
단일 프로세서에서의 향상된 레지스터 파일
한국정보과학회 학술발표논문집
1996 .10
속도 독립 회로를 위한 직접 합성 시스템
정보과학회논문지 : 시스템 및 이론
2001 .02
코드 스케줄링의 효율을 높이기 위한 레지스터 할당 알고리즘
정보과학회논문지(B)
1998 .12
참조시간 향상을 위한 레지스터 파일의 구조
정보과학회논문지(A)
1997 .12
LUT 쉐이딩 보정 알고리듬을 이용한 스캐닝 이미지 향상 FPGA 설계 구현
한국정보통신학회논문지
2012 .08
데이터패스 합성에서의 비스와 레지스터의 최적화 기법 ( Bus and Register Optimization in Datapath Synthesis )
한국통신학회 학술대회논문집
1997 .01
해수면 온도 프로파일의 상·하한 분포를 이용한 불균일한 온도 분포 추정 기법
한국통신학회 학술대회논문집
2012 .06
지정 레지스터 수의 증가를 최소화하는 레지스터 할당
한국정보과학회 학술발표논문집
2003 .10
OFDM 시스템에서 2l 분할 보간을 LUT에 결합한 전치왜곡기에 관한 연구
한국통신학회논문지
2002 .07
0