메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, TEP bus is proposed for implementation of Intel 8086-based multiprocessor system on a timeshared bus. The DPMC and the arbiter are designed that the local memory of each PE can accept memory request both from a local processor and from the system bus. Dynamic priority scheme is selected for the arbitration algorithm of system bus arbiter. The proposed system bus is modeled by Petri-net for simulation.

목차

Abstract

Ⅰ. 서론

Ⅱ. 시스템 기본 동작의 모델링

Ⅲ. 시스템 버스의 설계

Ⅳ. 멀티프로세서 시스템의 구현

Ⅴ. 결론

Ⅵ. 참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017915205