메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문은 BDD(Binary Decision Diagram)을 이용한 멀티플렉서 구조 FPGA의 테크놀로지 매핑 알고리즘을 기술한다. 제안된 알고리즘에서는 대상회로와 논리 모듈이 구현 가능한 회로를 BDD로 모델링하여 그 모델링된 BDD사이의 매칭을 수행한다. BDD 구성시에 depth와 fanout을 함께 고려한 배열 순서를 사용하여 대상 함수에 대한 BDD의 크기를 줄이고 매핑되는 논리 모듈을 줄이며, 매핑된 논리 모듈들중 하나의 논리 모듈로 구현가능한 논리 모듈들을 병합시켜 최종 매핑된 논리 모듈의 수를 줄인다.

목차

요약

Ⅰ. 서론

Ⅱ. 함수에 대한 BDD 모델링

Ⅲ. 커버링 과정과 병합 과정

Ⅳ. 실험 결과

Ⅴ. 결론

Ⅵ. 참고 문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017987614