지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers 한국정보과학회 학술발표논문집 한국정보과학회 1995년도 봄 학술발표논문집 제22권 제1호
- 발행연도
- 1995.4
- 수록면
- 803 - 806 (4page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 BDD(Binary Decision Diagrams)를 이용한 다단계 리드뮬러회로 합성 방법을 제시한다. 기존의 다단계 논리합성 도구인 FACTOR는 map형태의 행렬로 표현된 논리함수를 입력으로 하여 연속적인 입력변수 분할에 의해 다단계 회로를 합성해 간다. 이 때 논리합성 방법은 map을 사용하기 때문에 입력 갯수에 따라 표현공간이 지수적으로 증가하고 이에 비례하는 연산시간이 필요하게 되어 대규모회로를 합성하기 어렵다. 이러한 단점을 해결하기 위해 BDD로 표현된 함수를 입력으로 하여 다단계회로를 합성하는 방법이 제시되었다. 이 방법은 진리표형태의 map대신에 BDD를 사용하므로 합성에 필요한 표현공간과 연산시간이 감소되어 대규모회로를 쉽게 표현 처리할 수 있다.
Benchmark 회로에 대한 실험결과, 소규모회로에서는 합성결과와 연산속도면에서 개선된 결과를 보이나 대규모회로에 대해서는 아직 기존의 방법보다 좀 더 좋은 결과를 보이지는 않는다. 이는 BDD의 입력순서와 관계 있는 것으로 보이며 최적의 BDD 입력순서를 찾는 방법이 연구되어지고 있다. 그러나 symmetric 함수에서는 최적의 결과를 구하는 장점이 있다.
Benchmark 회로에 대한 실험결과, 소규모회로에서는 합성결과와 연산속도면에서 개선된 결과를 보이나 대규모회로에 대해서는 아직 기존의 방법보다 좀 더 좋은 결과를 보이지는 않는다. 이는 BDD의 입력순서와 관계 있는 것으로 보이며 최적의 BDD 입력순서를 찾는 방법이 연구되어지고 있다. 그러나 symmetric 함수에서는 최적의 결과를 구하는 장점이 있다.
목차
요약
1. 서론
2. BDD (Binary Decision Diagrams)
3. 입력분할에 의한 논리합성
4. BDD를 이용한 최소화 알고리즘
5. 실험결과
6. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
이단계 리드뮬러 회로의 최소화를 위한 BDD의 응용
한국정보과학회 학술발표논문집
1994 .10
-
다변수 출력 논리회로에서 Binary Decision Diagram 입력 변수 배열
한국정보과학회 학술발표논문집
1994 .10
-
BDD를 이용한 조합 논리 회로의 결함 검출 ( Test Generation for Combinational Circuits using BDD )
대한전자공학회 학술대회
1994 .11
-
BDD를 이용한 조합 논리 회로의 결함 검출
대한전자공학회 학술대회
1994 .11
-
Don't Care를 이용한 논리합성에서의 BDD 최소화 방법 ( BDD Minimization Using Don't Cares for Logic Synthesis )
전자공학회논문지-C
1999 .09
-
BDD와 Look - up 확장을 이용한 2단계 Reed - Muller 회로의 합성
한국정보과학회 학술발표논문집
1995 .10
-
Cellular Architecture FPGA의 합성을 위한 BDD에서의 입력 변수 순서의 결정
CAD 및 VLSI 설계연구회지
1996 .01
-
BDD를 이용한 멀티플렉서 구조 FPGA에 대한 테크놀로지 매핑
한국정보과학회 학술발표논문집
1993 .10
-
BDD를 이용한 Hazard-Free 다단 논리 합성방법에 관한 연구
대한전자공학회 학술대회
1997 .11
-
BDD를 이용한 Hazard-Free 다단 논리 합성방법에 관한 연구 ( A Study on the Hazard-Free Multi-Level Logic Synthesis Using on the BDD )
대한전자공학회 학술대회
1997 .11
-
FAST BDD TRUNCATION METHOD FOR EFFICIENT TOP EVENT PROBABILITY CALCULATION
Nuclear Engineering and Technology
2008 .01
-
BDD를 활용한 ECO 자동화에 대한 연구
한국통신학회 학술대회논문집
2014 .01
-
BDD 전극을 이용한 전기 화학적 처리의 적용 가능성
한국표면공학회 학술발표회 초록집
2018 .06
-
기판의 최적화에 따른 BDD 전극의 수처리 특성 평가
한국표면공학회 학술발표회 초록집
2019 .05
-
NEW RESULTS TO BDD TRUNCATION METHOD FOR EFFICIENT TOP EVENT PROBABILITY CALCULATION
Nuclear Engineering and Technology
2012 .01
-
다양한 기판에 형성된 BDD 전극의 폐수처리 특성
한국표면공학회지
2019 .04
-
다단계 리드뮬러회로의 합성
한국정보과학회 학술발표논문집
1993 .04
-
An Efficient Method for Optimal BDD Ordering Computation
ICVC : International Conference on VLSI and CAD
1993 .01
-
멀티플렉서 구조의 FPGA를 위한 BDD를 이용한 논리 합성 알고리듬 ( Logic Synthesis Algorithm for Multiplexer-based FPGA`s Using BDD )
전자공학회논문지-A
1993 .12
-
중간층과 기관 전처리가 BDD 박막에 미치는 영향
한국표면공학회 학술발표회 초록집
2016 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017950848