메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
한국철도학회 한국철도학회 학술발표대회논문집 한국철도학회 1998년도 추계학술대회논문집
발행연도
1998.11
수록면
270 - 279 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper presents the design of self-checking comparator using the time diversity and the application to 8 bit CPU for the implementation of fault tolerant computer system. this self-checking comparator was designed with the different time points in which temporary faults were raised by electrical noise between duplicated functional blocks, also this self-checking comparator was simulated in the method of the fault injection using 4 bit shift register counter, we designed the duplicated functional block and the self-checking comparator in the single chip using the Altera EPLD and could verify the reliability and the fault detection coverage through the modeling of temporary faults, especially intermittent faults at the results of this research, the reliability and the fault detection coverage were implemented through the self-checking comparator using the time diversity.

목차

Abstract
1. 서론
2. 결함의 분석
3. 시간 상이점을 이용한 자체 검사 비교기의 설계
4. 실험 및 결과
5. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-326-017589897