메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-SD 電子工學會論文誌 SD編 第45卷 第4號
발행연도
2008.4
수록면
13 - 20 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
본 논문에서는 무선 통신 응용 시스템에 적합하도록 슈도-세그멘테이션 기법을 이용하여 저 전력 12비트 80㎒ D/A 변환기를 CMOS 0.18㎛ n-well 1-Poly/6-Metal 공정으로 설계하였다. 슈도-세그멘테이션 기법은 간단한 병렬 버퍼로 구성된 이진 디코더를 사용함으로써 구조적으로 간단해지며 저 전력으로 구현이 가능하다. 또한, 스위칭 코어 회로에 글리치 억제 회로와 입력신호의 스윙을 감소시키는 구동 회로를 설계함으로써 추가적인 스위칭 잡음을 줄일 수 있었다. 측정 결과 제안한 저 전력 12bit 80㎒ CMOS D/A 변환기는 샘플링 주파수 80㎒일 때, 입력 주파수 1㎒에서 SFDR은 66.01㏈c, 유효비트수는 010.67비트를 보여주었다. INL/DNL은 ±1.6LSB/±1.2LSB로 측정되었으며, 글리치 에너지는 49pVㆍs로 나타났다. 전력 소모는 1.8V 전원 전압에서 최대 속도인 80㎒일 때 46.8mW로 측정되었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 12비트 D/A 변환기의 구조
Ⅲ. 슈도-세그멘테이션 기법을 위한 이진 디코더 설계
Ⅳ. 스위칭 코어 회로 설계
Ⅴ. 측정결과 및 고찰
Ⅵ. 결론
참고문헌
저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-014689091