지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.8
- 수록면
- 37 - 43 (7page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 고속 동작에서 동적 전력 소비와 정적 전력 소비를 동시에 줄일 수 있는 self-timed current-mode Logic(STCML)을 제안한다. 제안된 로직 스타일은 펄스 신호로 가상 접지를 방전하여 로직 게이트의 누설 전류(subthreshold leakage current)를 획기적으로 감소시켰다. 또한, 본 로직은 개선된 self-timing buffer를 사용하여 동적모드 동작 시 발생되는 단락 회로 전류(short-circuit current)를 최소화하였다. 80-nm CMOS 공정을 이용하여 실시한 비교 실험 결과, 제안된 로직스타일은 기존의 대표적인 current-mode logic인 DyCML에 비하여 동일한 시간 지연에서 26 배의 누설 전력 소비를 줄이고 27%의 동적 전력 소비를 줄일 수 있었다. 또한, 대표적인 디지털 로직 스타일인 DCVS와의 비교 결과, 59%의 누설 전력 소비감소 효과가 있었다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 기존의 current-mode 로직 패밀리의 특성
Ⅲ. 제안된 고속 저 전력 Self-timed Current-mode Logic
Ⅳ. 실험 및 고찰
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (6)
참고문헌 신청
1. [단행본] - P. Gray / 2000 / Analysis and design of analog integrated circuits / John Wiley & Sons
2. [학술지(정기간행물)] - M. Yamashina / 1995 / MOS current-mode logic MCML circuit for low-power GHz processors / NEC Res. Develop 36 (1) : 54 ~ 63
3. [학술지(정기간행물)] - H. Hassan / 2005 / MOS current-mode circuits: analysis, design, and Variability / VLSI System IEEE Transactions on 13 (8) : 885 ~ 898
4. [학술지(정기간행물)] - J. Cao / 2002 / OC-192 transmitter and receiver in standard 0.18-um CMOS / IEEE J. Solid-State Circuit 37 (12) : 1768 ~ 1780
5. [학술지(정기간행물)] - M. Allam / 2001 / Dynamic current-mode Logic (DyCML): A New Low-Power High-Performance Logic Style / IEEE J. Solid-State Circuit 36 (3) : 550 ~ 558
2. [학술지(정기간행물)] - M. Yamashina / 1995 / MOS current-mode logic MCML circuit for low-power GHz processors / NEC Res. Develop 36 (1) : 54 ~ 63
3. [학술지(정기간행물)] - H. Hassan / 2005 / MOS current-mode circuits: analysis, design, and Variability / VLSI System IEEE Transactions on 13 (8) : 885 ~ 898
4. [학술지(정기간행물)] - J. Cao / 2002 / OC-192 transmitter and receiver in standard 0.18-um CMOS / IEEE J. Solid-State Circuit 37 (12) : 1768 ~ 1780
5. [학술지(정기간행물)] - M. Allam / 2001 / Dynamic current-mode Logic (DyCML): A New Low-Power High-Performance Logic Style / IEEE J. Solid-State Circuit 36 (3) : 550 ~ 558
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
전력 분석 공격에 안전한 3상 동적 전류 모드 로직
정보보호학회논문지
2011 .10
-
대기상태인 논리 회로에서의 누설전류 최소화 입력 탐색 방법
전자공학회논문지-SD
2009 .10
-
전력설비의 누설전류특성 연구
한국조명·전기설비학회 학술대회논문집
2016 .05
-
Standby Mode에서 Control Transistor 삽입을 이용한 CMOS Logic Circuits의 Leakage 감소기술
대한전자공학회 학술대회
2006 .11
-
극저 누설전류를 가지는 1.2V 모바일 DRAM
대한전자공학회 학술대회
2007 .07
-
극저 누설전류를 가지는 1.2V 모바일 DRAM
대한전자공학회 학술대회
2007 .07
-
Low-Power Parallel Multiplier Using MOS Current Mode Logic Circuit
대한전자공학회 ISOCC
2007 .10
-
전력설비의 누설전류측정장치 개발
한국조명·전기설비학회 학술대회논문집
2016 .11
-
CMOS 회로의 공정 변이를 고려한 누설전류 모델링 및 측정
대한전자공학회 학술대회
2008 .05
-
Dynamic Digital Logic Style for LTPS TFT Based System-On-Panel Application
한국정보디스플레이학회 International Meeting
2004 .01
-
저 전력 MOS 전류모드 논리 병렬 곱셈기 설계
전기전자학회논문지
2008 .12
-
CMOS Logic Circuits with Lower Subthreshold Leakage Current
전기학회논문지 C
2004 .10
-
Design and Evaluation of a Voltage-Mode/ Current-Mode Hybrid Logic Circuit for a Low-Power Fine-Grain Reconfigurable VLSI
대한전자공학회 ISOCC
2013 .11
-
Sub-threshold MOSFET을 이용한 전류모드 회로 설계
한국위성정보통신학회논문지
2013 .01
-
저 전력을 고려한 레이저 신호 포착 로직 구현
대한전자공학회 학술대회
2018 .06
-
저전력 전류모드 CMOS 기준전압 발생 회로
대한전자공학회 학술대회
1998 .11
-
저전력 전류모드 CMOS 기준전압 발생 회로 ( A Low-Power Current-Mode CMOS Voltage Reference Circuit )
대한전자공학회 학술대회
1998 .11
-
누설전력소비만을 갖는 CMOS 전달게이트 회로
대한전자공학회 학술대회
2008 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-015016841