지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2009.4
- 수록면
- 58 - 64 (7page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 8비트 RISC 데이터페스 마이크로프로세서 코어와 인터페이스 블록을 명령어 decoding단계에서 처리하여 전력을 줄이는 clock-gating 방법를 제안하였다. 제안한 방법은 memory block clock을 메인 컨트롤러의 제어신호와 clock-gating을 하여 clock의 switching 소모를 효과적으로 제어하였다. 또한 I/O 포트, 인터럽트 block, Timer block을 ODC[2] 방법을 적용하여 저전력 설계를 하였다. 저전력을 고려하지 않고 설계한 8비트 RISC 제어기와 Clock-gating을 이용한 8비트 RISC 제어기를 설계하여 소모 전력을 비교한 결과 동적 소모전력에 대하여 38.4%의 전력 감소를 얻을 수 있었다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 8비트 RISC 프로세서의 구조 및 저전력을 고려한 합성 설계
Ⅲ. 저전력을 고려한 하드웨어 설계
Ⅳ. Input/Output 포트 설계
Ⅴ. 실험 결과
Ⅵ. 결론
참고문헌
저자소개
참고문헌 (4)
참고문헌 신청
1. [학술대회논문] - L. Shang / 2002 / Dynamic power consumption in Virtex[tm]-II FPGA family / Proceedings of ACM/SIGDA International Symposium on Field-programmable gate arrays
2. [학술지(정기간행물)] - Pietro Babighian / 2005 / A Scalable Algorithm for RTL Insertion of Gated Clocks Based on ODCs Computation / IEEE TRANS 24 (1) : 29 ~ 42
3. [학술대회논문] - Qing Wu / 1997 / Clock-Gating and Its Application to Low Power Design of Sequential Circuits / IEEE Custom Interated Circuits Conference : 479 ~ 482
4. [학술대회논문] - Gopalakrishnan, C. / 2002 / Behavioral synthesis of datapaths with low leakage power / Circuits and Systems
2. [학술지(정기간행물)] - Pietro Babighian / 2005 / A Scalable Algorithm for RTL Insertion of Gated Clocks Based on ODCs Computation / IEEE TRANS 24 (1) : 29 ~ 42
3. [학술대회논문] - Qing Wu / 1997 / Clock-Gating and Its Application to Low Power Design of Sequential Circuits / IEEE Custom Interated Circuits Conference : 479 ~ 482
4. [학술대회논문] - Gopalakrishnan, C. / 2002 / Behavioral synthesis of datapaths with low leakage power / Circuits and Systems
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Clock-gating 을 고려한 저전력 8-bit 마이크로프로세서 설계에 관한 연구
한국전자통신학회 논문지
2007 .01
-
ODC 클록 게이팅을 이용한 저전력 프로세서 설계
한국정보기술학회논문지
2008 .04
-
ACG와 Input/Output에 Clock Gating을 적용한 저전력 UART 설계
대한전자공학회 학술대회
2009 .11
-
저전력 ASIC 설계를 위한 메모리 clock-gating 기법
정보 및 제어 논문집
2017 .04
-
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
ACG기법을 이용한 Input/Output port 구현
대한전자공학회 학술대회
2010 .06
-
Automatic Register Transfer Level CAD Tool Design for Advanced Clock Gating and Low Power Schemes
대한전자공학회 ISOCC
2012 .11
-
ODC 클럭 게이팅을 이용한 저전력 Interface 회로설계
대한전자공학회 학술대회
2008 .06
-
LECTOR Based Clock Gating for Low Power Multi-Stage Flip Flop Applications
대한전자공학회 학술대회
2017 .01
-
Low Power Clock Distribution
대한전자공학회 학술대회
1997 .01
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
A 23.52μW / 0.7V Multi-stage Flip-flop Architecture Steered by a LECTOR-based Gated Clock
IEIE Transactions on Smart Processing & Computing
2017 .06
-
H.264 부호기의 모듈 수준 클럭 게이팅
대한전자공학회 학술대회
2009 .11
-
클록 게이팅 기반 상위 수준 전력 분석 사례
대한전자공학회 학술대회
2013 .07
-
An Efficient Dual-Supply Design for Low-Power Mobile Systems
대한전자공학회 ISOCC
2012 .11
-
저 전력 구조를 갖는 Real - time Clock 설계 구현
대한전자공학회 기타 간행물
2001 .11
-
Clock-Gating을 이용한 저전력 IMDCT 설계
한국정보기술학회논문지
2012 .02
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
-
저전력 32 비트 RISC 프로세서의 구조 설계
대한전자공학회 학술대회
1997 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-566-019489841