지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 630 - 631 (2page)
이용수
이 논문의 연구 히스토리 (2)
2009
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
Clock gating is a well-known technique to reduce chip dynamic power. This paper propose a modified clock gating techniques based on ACG(Adaptive Clock Gating) and instruction level clock gating. The proposed clock gating technique reduces not only switching activity of functional bloc ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
ACG기법을 이용한 Input/Output port 구현
대한전자공학회 학술대회
2010 .06
-
ACG 기법를 적용한 UART 저전력 회로 설계
Proceedings of KIIT Conference
2010 .05
-
Automatic Register Transfer Level CAD Tool Design for Advanced Clock Gating and Low Power Schemes
대한전자공학회 ISOCC
2012 .11
-
클록 게이팅 기반 상위 수준 전력 분석 사례
대한전자공학회 학술대회
2013 .07
-
Clock Gating을 적용한 UART 논리 블록 설계
대한전자공학회 학술대회
2008 .11
-
LECTOR Based Clock Gating for Low Power Multi-Stage Flip Flop Applications
대한전자공학회 학술대회
2017 .01
-
저전력 RISC 코어 및 Interface 블록 설계
한국정보기술학회논문지
2009 .04
-
H.264 부호기의 모듈 수준 클럭 게이팅
대한전자공학회 학술대회
2009 .11
-
A 23.52μW / 0.7V Multi-stage Flip-flop Architecture Steered by a LECTOR-based Gated Clock
IEIE Transactions on Smart Processing & Computing
2017 .06
-
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
저전력 ASIC 설계를 위한 메모리 clock-gating 기법
정보 및 제어 논문집
2017 .04
-
An Efficient Dual-Supply Design for Low-Power Mobile Systems
대한전자공학회 ISOCC
2012 .11
-
RTL수준에서의 합성을 이용한 Gated Clock 기반의 Low-Power 기법
한국정보통신학회논문지
2008 .03
-
Low Power Clock Distribution
대한전자공학회 학술대회
1997 .01
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
Clock-Gating을 이용한 저전력 IMDCT 설계
한국정보기술학회논문지
2012 .02
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
-
레지스터 그룹화와 RTL 시뮬레이션을 이용한 클록 게이팅
대한전자공학회 학술대회
2009 .11
-
Novel RT Level Methodology for Low Power by Using Wasting Toggle Rate based Clock Gating
대한전자공학회 ISOCC
2009 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004005673