지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. GF(2m) 상의 디지트병렬/비트직렬 곱셈기
Ⅲ. 저복잡도 디지트병렬/비트직렬 곱셈기 설계
Ⅳ. 실험 및 비교
Ⅴ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
다항식기저를 이용한 GF(2m) 상의 디지트병렬/비트직렬 곱셈기
한국통신학회논문지
2008 .11
유한체 상에서 고속 연산을 위한 직렬 곱셈기의 병렬화 구조
정보보호학회논문지
2007 .02
GF (2m) 상의 저복잡도 고속-직렬 곱셈기 구조
정보보호학회논문지
2007 .08
32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )
전자공학회논문지-B
1994 .10
유한체 상에서의 효과적인 직렬 곱셈기의 설계
한국통신학회논문지
2002 .11
LSB 우선 비트직렬 정규기저 곱셈기의 하드웨어 구현
한국정보기술학회논문지
2013 .01
유한체 상에서 비트-직렬 곱셈기의 병렬화 기법 ( Parallelism of the bit-serial multiplier over Galois Field )
한국통신학회논문지
2001 .03
기약인 all-one 다항식에 의해 정의된 GF(2m)에서의 효율적인 비트-병렬 곱셈기
전자공학회논문지-TC
2006 .07
저전력 회로를 이용한 12 bit 병렬곱셈기
전기학회논문지
1998 .12
신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )
대한전자공학회 학술대회
1989 .07
GF(2^m)상에서 2 - 디지트 시리얼 시스톨릭 곱셈기 설계 및 분석
한국정보과학회 학술발표논문집
2000 .10
32 비트 정수형 고속 병렬 곱셈기 구조
대한전자공학회 학술대회
1993 .11
32 비트 정수형 고속 병렬 곱셈기 구조 ( A structure for High Speed 32-bit Parallel Integer Multiplier )
대한전자공학회 학술대회
1993 .11
동시연산 다중 digit을 이용한 직렬 십진 곱셈기의 설계
전자공학회논문지
2015 .04
GF(2m)상의 LSD 우선 곱셈을 위한 새로운 시스톨릭 어레이
한국통신학회논문지
2008 .04
유한체 GF(2m)상의 비트-병렬 곱셈기의 설계
한국정보통신학회논문지
2008 .07
고속 4 : 2 컴프레서를 사용한 16 x 16 비트 병렬곱셈기 구조 ( A 16 x 16 bit Parallel Multiplier Architecture using High Speed 4 : 2 Compressor )
한국통신학회논문지
2000 .06
페어링 기반 암호시스템의 효율적인 유한체 연산기
정보보호학회논문지
2008 .06
삼항 기약다항식을 위한 효율적인 Shifted Polynomial Basis 비트-병렬 곱셈기
정보보호학회논문지
2009 .04
0