지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2009
- 발행연도
- 2009.7
- 수록면
- 298 - 301 (4page)
이용수
초록· 키워드
오류제보하기
Back Propagation Artificial Neural Network (BP-ANN), one of widely used neural networks, has been used in a lot of areas. Hardware architecture of BP-ANN was proposed by using an NoC (Network on Chip) and implemented on FPGA. In this paper, new NoC architecture which has a torus topology and IXY (Intelligent XY) routing algorithm is developed for BP-ANN to make it low power and high performance. This system is implemented by FPGA to estimate system performance and power consumption. NIRGAM NoC simulator is also used to evaluate latency and throughput of this system. Experimental results show that our proposed architecture can increase Connection Per Second (CPS) about 2 times than existing digital hardware ANN; it can reduce communication load which total packet size can reduce about 3.2 times compared with traditional packet transmit method of BP-ANN. It can reduce latency by 23.7% and dynamic power consumption by 7.2% compare with the former NoC architecture BP-ANN. It is reconfigurable and expandable to meet various ANN applications. Furthermore other type ANNs can also be implemented in the system by adjusting a routing algorithm of NoCs.
목차
Abstract
1. Introduction
2. Procedure of basic NoC design for BP-ANN
3. New NoC architectures for BP-ANN
4. Evaluation of new systems
5. Conclusion
Acknowledgement
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Network on Chips Structure for Mapping Two Hidden Layers BP-ANNs
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
Multiple Network-on-Chip Model for High Performance Neural Network
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2010 .03
-
High Performance NoC Architecture for two hidden layers BP Neural Network
대한전자공학회 ISOCC
2008 .11
-
Performance Oriented Docket-NoC (Dt-NoC) Scheme for Fast Communication in NoC
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .06
-
Application of ANN to Load Modeling in Power System Analysis
KIEE International Transactions on Power Engineering
2002 .12
-
NoC기반의 BP 디지털 신경망의 설계
한국정보기술학회논문지
2012 .08
-
NOC Architecture Design Methodology
한국정보통신학회논문지
2006 .01
-
그리드 NOC를 위한 모니터링 구조의 설계에 관한 연구
한국산업정보학회 학술대회논문집
2002 .06
-
그리드 NOC를 위한 모니터링 구조의 설계에 관한 연구
한국산업정보학회논문지
2002 .12
-
네트워크-온-칩 설계의 전력 소모 분석을 위한 Virtex-Ⅱ FPGA의 싸이클별 전력 소모 측정 도구 개발
전자공학회논문지-SD
2007 .02
-
모듈화된 신경망 모델을 이용한 콘크리트 강도 추정 시스템 개발
대한건축학회 논문집 - 구조계
2003 .04
-
역전파 ANN을 위한 병렬처리 시스톨릭 어레이
한국정보과학회 학술발표논문집
1998 .04
-
Partial-LastZ: An Optimized Hybridization Technique for 3D NoC Architecture Enabling Adaptive Inter-Layer Communication
대한전자공학회 ISOCC
2012 .11
-
유전자 알고리즘을 이용한 신경 회로망 성능향상에 관한 연구
대한전기학회 학술대회 논문집
2006 .07
-
하이브리드 광학 네트워크-온-칩에서 병렬 라우팅에 관한 연구
전자공학회논문지-SD
2011 .08
-
이것이 BP다
석유협회보
1986 .01
-
KOREN NOC, APII NOC, TEIN NOC, APAN-KR/ANF NOC
한국통신학회지(정보와통신)
2003 .10
-
Hybrid NoC 시스템을 위한 재구성 가능한 스위치 설계
한국통신학회논문지
2009 .08
-
전력계통의 저주파진동 억제를 위한 ANN(Artificial Neural Network) 제어기에 관한 연구
대한전기학회 학술대회 논문집
2018 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004020407