메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Yongmin Jung (연세대학교) Yunho Jung (한국항공대학교) Jaeseok Kim (연세대학교)
저널정보
대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications ICEIC : 2008
발행연도
2008.6
수록면
447 - 450 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (4)

2012

7.7Gbps Encoder Design for IEEE 802.11n/ac QC-LDPC Codes
Yongmin Jung ,  Chulho Chung ,  Jaeseok Kim 외 1명 대한전자공학회 ISOCC 2012.11 학술대회자료
7.7 Gbps Encoder Design for QC-LDPC Codes
Yongmin Jung ,  Chulho Chung ,  Jaeseok Kim 대한전자공학회 ISOCC 2012.11 학술대회자료

2008

Design of Low Complexity LDPC Encoder for IEEE 802.11n WLAN Systems
Yongmin Jung ,  Yunho Jung ,  Jaeseok Kim ICEIC : International Conference on Electronics, Informations and Communications 2008.06 학술대회자료

2007

A Low Power Interleaver for IEEE 802.11n WLAN
Yongmin Jung ,  Misuk Cho ,  Yunho Jung 외 1명 대한전자공학회 ISOCC 2007.10 학술대회자료

초록· 키워드

오류제보하기
This paper proposes a low complexity hardware architecture of low-density parity-check (LDPC) encoder for IEEE 802.11n Wireless LAN (WLAN) systems. The proposed LDPC encoder is implemented with the two stage pipelined structure which is based on a quasi-cyclic (QC) LDPC encoding scheme with a dual diagonal matrix. To reduce the implementation complexity, the matrix multiplications are replaced by the logarithmic shift operations and the vector additions. Implementation results show that the proposed architecture reduces the required memory size by 25% and the number of the required logic gate by 20% over the wellknown Richardson’s encoding. The processing delay is also reduced by 10-23 clocks as the coding rates and the codeword block lengths.

목차

Abstract
1. Introduction
2. LDPC Codes for IEEE 802.11n WLAN Systems
3. Design of Low Complexity Hardware Architecture for LDPC Encoder
4. Implementation and Results
5. Conclusions
Acknowledgments
References

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-569-004332244