지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications ICEIC : 2008
- 발행연도
- 2008.6
- 수록면
- 1,104 - 1,107 (4page)
이용수
이 논문의 연구 히스토리 (2)
2008
Design and Implementation of Memory-Access-Effective and Power-Consumption-Effective H.264 Decoder
Jongsik Pa
,
k
,
Wonjoon Choi
외 4명
ICEIC : International Conference on Electronics, Informations and Communications
2008.06
학술대회자료
Design of Memory-Access-Effective H.264 Intra Predictor Integrated with Motion Compensator
Jongsik Pa
,
k
,
Jae-Kyung Wee
외 2명
ICEIC : International Conference on Electronics, Informations and Communications
2008.06
학술대회자료
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
This paper proposes a memory-access-effective and power-consumption-effective H.264 decoder for mobile multimedia applications. To reduce area and power, the proposed H.264 decoder is designed and implemented in fully hardwired architecture. The variable length decoder is implemented without embedded processors, and the common input buffer is used between CAVLC decoder and exp-Golomb decoder. In the deblocking filter, filtering can be skipped on several pixels when some skipping conditions meet. Furthermore, to minimize memory access, intra predictor is merged with motion compensator exploiting internal buffer instead of external memory access.
목차
Abstract
1. Introduction
2. H.264 Decoder Design
3. Conclusions
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
H264 Decoder Implementation
대한전자공학회 ISOCC
2005 .10
-
Low-Power High-Performance H.264 Decoder
대한전자공학회 ISOCC
2007 .10
-
Design and Implementation of Low-Power H.264 Decoder
대한전자공학회 ISOCC
2007 .10
-
MPEG-2 비디오 디코더 구현을 위한 Variable Length Decoder 설계 ( Design of Variable Length Decoder for MPEG-2 Video decoder Implementation )
대한전자공학회 학술대회
1998 .01
-
Area Efficient H.264/AVC CAVLC Decoder Architecture
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
Design of Memory-Access-Effective H.264 Intra Predictor Integrated with Motion Compensator
ICEIC : International Conference on Electronics, Informations and Communications
2008 .06
-
내장 프로세서를 사용하지 않는 저면적 H.264/AVC 가변 길이 복호기
대한전자공학회 학술대회
2007 .11
-
A Viterbi Decoder with Efficient Memory Management
[ETRI] ETRI Journal
2004 .02
-
Turbo decoder의 설계
대한전자공학회 학술대회
2000 .11
-
An Efficient List Successive Cancellation Decoder for Polar Codes
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .10
-
시프트 버퍼를 이용한 고속 가변길이 디코더 구현
대한전자공학회 학술대회
2006 .06
-
A Memory-Efficient Block-wise MAP Decoder Architecture
[ETRI] ETRI Journal
2004 .12
-
Implementation of H.264 Decoder on On-Chip-Network Architecture
대한전자공학회 ISOCC
2005 .10
-
Design of Variable Length Decoder Based on CAM
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1994 .01
-
신호의 확률분포 예측을 통한 H 264의 Entropy Decoder 설계
대한전기학회 학술대회 논문집
2005 .07
-
Error Control Scheme for High-Speed DVD Systems
정보저장시스템학회 추계학술대회논문집
2005 .01
-
Low Complexity Full Parallel Multi-Split LDPC Decoder Reusing Sign Wire of Row Processor
대한전자공학회 ISOCC
2012 .11
-
Design of an Area-Efficient Survivor Memory Architecture for Viterbi Decoder
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
MPEG-Ⅰ VIDEO DECODER
대한전자공학회 학술대회
1994 .07
-
The Design of MPEG-2 Video Decoder Processor
ICEIC : International Conference on Electronics, Informations and Communications
1998 .08
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004333918