지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.4
- 수록면
- 182 - 185 (4page)
이용수
초록· 키워드
오류제보하기
광대역 PLL을 위한 다중밴드 전압제어발진기를 1.8 V 0.18 ㎛ CMOS 공정으로 설계하였다. VCO는 저전력 특성을 얻기 위해 NMOS, PMOS 코어를 사용하였고 인덕터와 캐패시터, 버렉터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 다중 대역인 3.17㎓-3.78㎓, 4.16㎓-5.05㎓에서 동작이 가능한 것을 확인하였다. 캐패시턴스의 선형 특성을 개선하는 버렉터 바이어스 갯수를 1개로 최소화 하였고, 버렉터 스위칭 기법으로 Kvco의 저하를 개선하였다. Cadence Spectre를 이용하여 검증하였고, 소모 전류는 인덕터의 스위치가 단락되었을 때 약 8.17㎃, 스위치가 개방 되었을 때 7.58㎃, 모의실험 시 1㎒ 오프셋에서 -110㏈c/㎐ 이하의 잡음 특성을 확인하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 모의실험 및 결과
Ⅳ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
광대역 주입동기식 주파수 분주기 기반 40 GHz CMOS PLL 주파수 합성기 설계
남웅태
,
손지훈
,
신현철
한국전자파학회논문지
2016
.08
RF PLL용 프로그램 가능한 14GHz 주파수분할기의 설계
강호용
,
채상훈
전자공학회논문지-SD
2011
.01
고주파 PLL을 위한 고주파 VCO 및 PFD 설계에 관한 연구 ( A Study on the design VCO & PFD for high frequency PLL )
진태
,
전동환
,
박수양
외 1명
대한전자공학회 학술대회
1998
.01
저전력 디지털 PLL의 설계에 대한 연구
이제현
,
안태원
전자공학회논문지-IE
2010
.06
SPDIF용 저이득 전압제어발진기 기반 PLL의 연구
황영주
,
김지훈
,
문용
대한전자공학회 학술대회
2016
.11
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000249893