지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2007.5
- 수록면
- 421 - 424 (4page)
이용수
초록· 키워드
오류제보하기
1-V 전원전압에서 동작하는 2.4-GHz 저전력 Zigbee용 Fractional-N 주파수 합성기를 0.18 μm CMOS 공정을 이용하여 설계하였다. LC 전압조정발진기는 Direct Conversion Receiver에서의 Pulling 효과를 피하기 위해 5 GHz 대역으로 설계 하였고, Dual-Modulus Prescaler 전단에 고속의 Divide-by-2 사용하여 저전력 동작을 확보하도록 구성하였다. 1-V에서 저전력 고속 Divider 및 Prescaler구현을 위해 E-TSPC(Extend True Single Phase Clock) 구조의 D-Filp-Flop을 사용하였다. SDM(Sigma-Delta Modulator)은 MASH구조 보다 잡음특성 우수한 3차의 Single-Loop Type으로 설계하였다. 설계된 주파수 합성기의 출력주파수 범위는 2.375 ~ 2.675GHz이고, 위상잡음은 -111dBc/Hz@1MHz이다. 사용전압은 1 V이고 소비전력은 5.5mW이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 주파수 합성기 설계
Ⅲ. Full-Chip Simulation
Ⅳ. 결론
감사의 글
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
저전력 2.5GHz/0.5GHz CMOS 이중 주파수합성기 완전 집적화 설계
전기전자학회논문지
2007 .03
-
2.4GHz 대역 CMOS Fractional-N 주파수합성기 설계
대한전자공학회 학술대회
2007 .05
-
A Dual-band Fractional-N Frequency Synthesizer for 2GHz and 5GHz
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
-
하모닉 발진을 이용한 5.8 GHz 대역 주파수 합성기
한국전자파학회논문지
2004 .04
-
분자화된 Frequency Word K를 이용한 1GHz Fractional-N 주파수 합성기 ( A 1GHz Fractional-N Frequency SynThesizer Using Molecular Frequency Word K )
대한전자공학회 학술대회
1996 .11
-
낮은 위상잡음 특성을 갖는 0.5~4 GHz 주파수 합성기 설계 및 제작
한국전자파학회논문지
2015 .03
-
13 GHz CMOS 주파수 합성기와 체배기를 이용한 77 GHz 레이더 송신기 설계
한국전자파학회논문지
2012 .11
-
26GHz대 주파수 합성기 제작에 관한 연구 ( A Study on the design of 26GHz PLL synthesizer )
한국통신학회 학술대회논문집
1997 .01
-
26GHz대 주파수 합성기 제작에 관한 연구 ( A Study on the Design of 26GHz PLL Synthesizer )
대한전자공학회 학술대회
1997 .10
-
이동통신용 1GHz 대 주파수 합성기 설계 및 구현 ( The Design and Implementation of 1GHz Band Frequency Synthesizer for Mobile Communication )
한국통신학회 학술대회논문집
1992 .01
-
이동통신용 1GHz대 주파수 합성기 설계 및 구현
한국통신학회 학술대회논문집
1992 .07
-
0.13μm CMOS 공정을 이용한 0.7-4.9GHz의 광대역 주파수 합성기
대한전자공학회 학술대회
2011 .11
-
Design of a 5.2GHz/2.4GHz CMOS Dual Band Frequency Synthesizer for WLAN
대한전자공학회 ISOCC
2004 .10
-
위상 동기 루프를 이용한 CMOS 주파수 합성기의 설계
전자공학회논문지-IE
2003 .12
-
PLL 주파수 합성기를 위한 dual-modulus 프리스케일러와 차동 전압제어발진기 설계
한국정보통신설비학회 학술대회
2006 .01
-
새로운 고속 저전력 TSPC D-플립플롭을 사용한 CMOS Dual-Modulus 프리스케일러 설계
전기전자학회논문지
2005 .12
-
A Delta-Sigma Fractional-N Frequency Synthesizer for Quad-Band Multi-Standard Mobile Broadcasting Tuners in 0.18-µm CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007 .12
-
A 5.2-mW 5GHz Integer-N PLL Using True-Single-Phase-Clock CMOS Circuit Technique (TSPC)
한국통신학회 학술대회논문집
2005 .06
-
8.2 GHz - 18 GHz 주파수범위에서의 전력표준 ( Power Standards in the Frequency Range of 8.2 GHz to 18 GHz )
전자공학회논문지-A
1993 .05
-
W-대역 탐지 송수신기용 CMOS 위상 동기 루프 설계
전자공학회논문지
2020 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000994755