5GHz 4-Phase Integer-N All-Digital PLL의 설계

김지웅 ,  정덕균

대한전자공학회 학술대회

2012 .11

Investigation of Forward Body Bias Effects on TSPC RF Frequency Dividers in 0.18 μm CMOS

Seungsoo Kim ,  Hyunchol Shin

대한전자공학회 ISOCC

2008 .11

TSPC(True Single Phase Clock) T-flipflop을 이용한 프로그램 가능한 주파수 분주기

임성모 ,  김보은 ,  김우진 외 1명

대한전자공학회 학술대회

1996 .11

TSPC ( True Single Phase Clock ) T-flipflop을 이용한 프로그램 가능한 주파수 분주기 ( Programmable Frequency Divider Using TSPC ( True Single Phase Clock ) T- Flipflop )

임성모 ,  김보은 ,  김우진 외 1명

대한전자공학회 학술대회

1996 .11

CMOS 공정을 이용한 3.12GHz PLL 설계

진현종 ,  최윤희 ,  박상규

대한전자공학회 학술대회

2005 .05

2.4-GHz 1-V 저전력 Fractional-N 주파수 합성기 설계

김승수 ,  신재욱 ,  신현철

대한전자공학회 학술대회

2007 .05

A 1.25 GHz Low Power Multi-phase PLL Using Phase Interpolation between Two Complementary Clocks

Xuefan Jin ,  Jun-Han Bae ,  Jung-Hoon Chun 외 2명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2015 .12

PLL을 이용한 750Mhz ~ 1.1Ghz Clock Generator ( A PLL-based Clock Generator with 750Mhz ~ 1.1Ghz Lock Range )

이원효 ,  이수형 ,  이숙윤 외 2명

한국통신학회 학술대회논문집

1998 .01

A 8.35-㎓ Low Phase Noise PLL in 130-㎚ CMOS

Long Thanh Bui ,  Jong-Wook Lee

대한전자공학회 ISOCC

2012 .11

A 0.12GHz-1.4GHz DLL-based clock generator with a multiplied 4-phase clock using a 0.18um CMOS Process

Hyung-Joon Chi ,  Jae-seung Lee ,  Hong-June Pa 외 1명

대한전자공학회 ISOCC

2006 .10

고속 저잡음 PLL 클럭 발생기

조정환 ,  정정화

전자공학회논문지-IE

2002 .09

Fast Looking PLL with Fixed Response Time and Stability within Operating Range of 512MHz-1.92GHz

손영상 ,  위재경

대한전자공학회 학술대회

2007 .05

A Sub-1V, 1.6mW, 2.06GHz Clock Generator for Mobile SoC Applications in 32nm CMOS

F ,  ank Jenlung Liu ,  Sehyung Jeon 외 7명

대한전자공학회 ISOCC

2010 .11

Low Jitter 1.56GHz PLL Clock Generator for 3.125Gb/s/ch CMOS Serial Link Transceiver

Sangjin Byun ,  Cheon Soo Kim

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2006 .07

10 GHz - to - 14GHz LC VCO Based Charge-Pump PLL With 40nm Low Power CMOS Technology

JungWoo Sull ,  Deog-Kyoon Jeong

대한전자공학회 학술대회

2019 .06

전류펌핑 알고리즘을 이용한 클락 동기용 CMOS PLL 설계 ( Design of a CMOS PLL with a Current Pumping Algorithm for Clock Syncronization )

성혁준 ,  윤광섭 ,  강진구

한국통신학회논문지

2000 .01

모바일 시스템에 필요한 향상된 위상주파수검출기를 이용한 위상고정루프

감치욱 ,  김성훈 ,  황인호 외 1명

대한전기학회 학술대회 논문집

2007 .04

PLL을 이용한 750Mhz ~ l.lGhz Clock Generator

이원효 ,  이수형 ,  이숙윤 외 2명

한국통신학회 학술대회논문집

1998 .07