메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Chun Zhao (University of Liverpool) W. Zhang (Xi"an Jiaotong - Liverpool University) C. Z. Zhao (University of Liverpool) K. L. Man (Xi"an Jiaotong - Liverpool University) T. T. Jeong (Myongji University) J. K. Seon Y. Lee
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2011 Conference
발행연도
2011.11
수록면
306 - 309 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

2011

Performance-Effective Compaction of Standard Cell Library for Edge-triggered Latches Utilizing 0.5 Micron Technology
Chun Zhao ,  W. Pan ,  C. Z. Zhao 외 3명 대한전자공학회 ISOCC 2011.11 학술대회자료
Standard Cell Library Establishment and Simulation for Scan D Flip-Flops based on 0.5 Micron CMOS Mixed-Signal Process
Chun Zhao ,  W. Zhang ,  C. Z. Zhao 외 4명 대한전자공학회 ISOCC 2011.11 학술대회자료

초록· 키워드

오류제보하기
The Application Specific Integrated Circuit (ASIC) design approach depends highly on the quality of the cell library to meet design specifications. Due to the use of both digital and analog signal processing, mixed-signal integrated circuits library are usually designed for specific purposes and the related design requires a high level of expertise and careful use of computer aided design tools. The paper establishes a series of standard cell: scan D flip-flops based on 0.5 micron complementary metal oxide semiconductor mixed-signal process. The research work presented in this paper includes reverse engineering, standard cell schematic and symbol building, standard cell layout drawing and post layout simulation
#Scan D Flip-Flops #Standard Cell Library #Layout #IC Design #Tanner EDA Tools

목차

Abstract
I. INTRODUCTION
II. STANDARD CELL COMPONENT AND TECHNOLOGY
III. ANALYSIS AND RESULTS
IV. CONCLUSION
ACKNOWLEDGMENT
REFERENCES

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

이 논문의 저자 정보

이 논문과 함께 이용한 논문

Cost-efficient Chip Identification Method using Scan Flip-flop based Physically Unclonable Function
Dooyoung Kim ,  M. Adil Ansa ,  i 외 4명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2018 .04
함수 및 위상 분석을 이용한 부분스캔 플립플롭 선택 알고리듬 ( An Algorithm for Partial Scan Flip-Flop Selection Using Functional and Topological Analysis )
박은세 ,  민형복 대한전자공학회 학술대회 1996 .01

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001474994