메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Ho Joon Lee Kyung Ki Kim (Daegu University)
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2011 Conference
발행연도
2011.11
수록면
440 - 443 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
As CMOS technology is scaled down more aggressively; the reliability mechanism (or aging effect) caused by progressive gate oxide breakdown, also called time dependent dielectric breakdown (TDDB), has become a major reliability concern. With the present of TDDB, it is difficult to control the ON current of the MOSFET device. In addition, nanoscale CMOS circuits suffer from increased gate leakage current and power consumption. In this paper, the TDDB effects on delay and power of the nanoscale CMOS circuits are analyzed using inverter chains and ISCAS85 benchmark circuits, which are designed using 45-nm CMOS predictive technology model. Finally, we discuss post-silicon adaptive tuning techniques to compensate the TDDB impact on the CMOS circuits.

목차

Abstract
I. INTRODUCTION
II. TIME DEPENDENT DIELECTIC BREAKDOWN
III. TDDB MODELING
IV. SIMULATION RESULTS AND DISCUSSION
V. CONCLUSION
ACKNOWLEDGMENT
REFERENCES

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001475335