지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 416 - 419 (4page)
이용수
초록· 키워드
오류제보하기
This paper describes a robust and effective calibration algorithm for pipelined analog-to-digital converters, which compensates for large gain errors, without the requirement for a long startup time as required by the other dither-based algorithms presented in literature. The proposed technique, timespreading self-calibration, operates the front-end sample-andhold stage in half rate at startup and cancels out the strong input-interference by using subtractive correlation, achieves a quick convergence. When the sample-and-hold stage operates in full rate as normal, the algorithm works as a background dither-based scheme and enables to calibrate time-variant gain errors. Simulation results show that it only needs wake-up time of 3 × 10<SUP>5</SUP> ·T<SUB>s</SUB> to correct a 15-bit pipelined ADC in the presence of realistic capacitor mismatch and finite op-amp gain, where T<SUB>s</SUB> is the sampling period.
목차
Abstract
I. INTRODUCTION
II. NONLINEARITY ERRORS AND DIGITAL CALIBRATION
III. INPUT-DEPENDENT DITHERING
IV. TIME-SPREADING SELF-CALIBRATION
V. A 15-BIT PIPELINED ADC DESIGN CASE
VI. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A Design of 9Bit 200MS/s Open-Loop Pipeline ADC
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
9 비트 200MS/s 개방형 파이프라인 ADC 설계
대한전자공학회 학술대회
2005 .05
-
A Code Select Structure for Pipeline ADC`s
대한전자공학회 학술대회
1997 .07
-
A code select structure for pipeline ADC's
대한전자공학회 학술대회
1997 .06
-
다중 채널 응용을 위한 10 비트 20MS/s 파이프라인 ADC 설계
대한전자공학회 학술대회
2016 .11
-
A 12b 100 MS/s Three-Step Hybrid Pipeline ADC Based on Time-Interleaved SAR ADCs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .04
-
높은 SFDR 특성을 갖는 10비트 100MS/s 2.5㎟ 파이프라인 ADC 설계
대한전자공학회 학술대회
2009 .07
-
A Capacitor Mismatch Error Cancelation Technique for High-Speed High-Resolution Pipeline ADC
IEIE Transactions on Smart Processing & Computing
2014 .08
-
파이프라인 ADC를 위한 저 전력소모와 작은 칩 사이즈의 내부 Flash ADC의 설계
대한전자공학회 학술대회
2009 .07
-
8-bit flash ADC 설계
대한전자공학회 학술대회
1999 .11
-
A 12b 80MS/s Three-Step Hybrid Pipeline ADC Based on Time-Interleaved SAR and Flash ADCs
대한전자공학회 ISOCC
2012 .11
-
A 9-bit ADC with a Wide-Range Sample-and-Hold Amplifier
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2004 .12
-
파이프라인 ADC를 위한 저 전력소모와 작은 칩 사이즈의 내부 Flash ADC의 설계
대한전자공학회 학술대회
2009 .07
-
A 12-bit 100-MS/s Pipelined ADC in 45-nm CMOS
대한전자공학회 ISOCC
2011 .11
-
SAR구조와 pipeline구조를 혼합한 저전력 ADC 설계
대한전자공학회 학술대회
2015 .06
-
Pipeline 방식을 이용한 고성능 ADC 설계에 관한 연구
한국컴퓨터정보학회논문지
2001 .06
-
Calibre를 이용한 14bit pipeline ADC레이아웃 설계
Proceedings of KIIT Conference
2017 .12
-
A 10-bit, 50-MS/s Cyclic and SAR Combined Two-stage ADC with Gain Error Calibration
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .12
-
A Low-Voltage Low-Power Opamp-Less 8-bit 1-MS/s Pipelined ADC in 90-nm CMOS Technology
IEIE Transactions on Smart Processing & Computing
2014 .12
-
저전력 8비트 10MS/s 파이프라인 ADC 설계
대한전기학회 학술대회 논문집
2006 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001483137