지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2007.10
- 수록면
- 31 - 34 (4page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
Abstract
Ⅰ. Introduction
Ⅱ. Theoretical Background for TWA Technique
Ⅲ. Signal Transient Formulation using TWA
Ⅳ. Signal Transient Examples Using TWA
V. Summary and Conclusion
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A New TWA based Efficient Signal Integrity Verification Technique for Non-Uniform RLC Interconnect Lines
대한전자공학회 학술대회
2005 .05
-
복잡한 다층 RLC 배선구조에서의 TWA를 기반으로 한 효율적인 시그널 인테그러티 검증
전자공학회논문지-SD
2006 .07
-
Experimental Characterization-Based Signal Integrity Verification of Sub-Micron VLSI Interconnects
Journal of Electrical Engineering and information Science
1997 .10
-
Experimental Characterization-Based Signal Integrity Verification of Sub-Micron VLSI Interconnects
Journal of Electrical Engineering and Information Science
1997 .10
-
SIGNAL INTEGRITY FOR HIGH SPEED VLSI CIRCUITS
대한전자공학회 토론회
1995 .01
-
SIGNAL INTEGRITY FOR HIGH SPEED VLSI CIRCUITS
대한전자공학회 학술대회
1995 .07
-
실리콘 기판 효과를 고려한 VLSI 인터컨넥트의 전송선 파라미터 추출 및 시그널 인테그러티 검증 ( Transmission Line Parameter Extraction and Signal Integrity Verification of VLSI Interconnects Under Silicon Substrate Effect )
전자공학회논문지-C
1999 .03
-
Signal Transient and Crosstalk Model of Capacitively and Inductively Coupled VLSI Interconnect Lines
대한전자공학회 ISOCC
2007 .10
-
Modified Area Efficient Temporal Coding Technique for Delay Minimization in VLSI interconnects
대한전자공학회 ISOCC
2006 .10
-
Time Domain Sensitivity of High-Speed VLSI Interconnects
ICVC : International Conference on VLSI and CAD
1993 .01
-
SIMS: Circuit Interconnect Modeling Environment for VLSI Design
대한전자공학회 학술대회
1994 .07
-
Signal Transient and Crosstalk Model of Capacitively and Inductively Coupled VLSI Interconnect Lines
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007 .12
-
Estimation of Dynamic Power Dissipation on VLSI Interconnect
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
해석적 시간영역 신호천이 예측 기반 다수 배선 시그널 인테그러티 검증
대한전자공학회 학술대회
2012 .06
-
VLSI 회로 연결선의 동적 전력 소모 계산법
전자공학회논문지-SD
2004 .02
-
SIMS ( SPICE Interconnect Modeling System ) for VLSI design
대한전자공학회 학술대회
1994 .01
-
Signal Integrity for Submicron-Technology-Based High Speed and High Density VLSI Circuits
CAD 및 VLSI 설계연구회지
1995 .01
-
Discontinuous RC Interconnect Line Analysis for Accurate Timing Determination
대한전자공학회 ISOCC
2008 .11
-
Time Domain Signal Reflection and Propagation Delay on VLSI Interconnect with Parasite Effect Modeling
KITE JOURNAL OF ELECTRONICS ENGINEERING
1996 .01
-
디커플링 방법을 이용한 RC-Coupled 배선의 해석적 지연시간 예측 모델
대한전자공학회 학술대회
2004 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001483728