VHDL을 이용한 테스트 알고리즘의 BIST 회로 설계

배성환 ,  신상근 ,  김대익 외 2명

한국음향학회지

1999 .01

An Efficient BIST (Built-in Self-test) for A/D converters

Kicheol Kim ,  Youbean Kim ,  Incheol Kim 외 2명

대한전자공학회 ISOCC

2007 .10

VHDL 행위 레벨 설계 검증 ( VHDL Behavioral-level Design Verification from Behavioral VHDL )

윤성욱 ,  김종현 ,  박승규 외 1명

대한전자공학회 학술대회

1998 .07

VHDL 행위 레벨 설계 검증

윤성욱 ,  김종현 ,  박승규 외 1명

대한전자공학회 학술대회

1998 .06

효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )

김홍식 ,  윤도현 ,  강성호

전자공학회논문지-C

1999 .12

VHDL Modeling

조중휘

CAD기술특강

1991 .01

VHDL 설계 환경 구축을 위한 Front-end의 설계

이영희 ,  황선영

(구)정보과학회논문지

1991 .02

VHDL 환경 설계 및 구현 ( Design and Implementation of VHDL Environment )

김충석 ,  표창우 ,  원유헌

한국통신학회논문지

1992 .11

다층 레벨 VHDL 시뮬레이터의 설계 ( Design of a Multi-level VHDL Simulator )

이영희 ,  김헌철 ,  황선영

전자공학회논문지-A

1993 .10

입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )

장윤석 ,  김동욱

전자공학회논문지-SD

2000 .08

VHDL 설계 환경 구축

이영희 ,  황선영

한국정보과학회 학술발표논문집

1990 .04

VHDL-to-C 사상을 위한 VHDL 컴파일러 전반부의 설계 ( A Design of VHDL Compiler Front-end for the VHDL-to-C Mapping )

공진흥 ,  고형일

한국통신학회논문지

1997 .12

혼합 레벨 VHDL 에 대한 계층적 설계 환경 구현 ( Implementation of Hierarchical Design Environment for Mixed-Level VHDL )

현민호 ,  이해동 ,  임신일 외 1명

대한전자공학회 학술대회

1992 .01

반도체 메모리의 Built-In Self Test ( BIST )

조상복

전자공학회지

1992 .05

혼합 레벨 VHDL 시뮬레이션 알고리듬 ( Mixed-Level VHDL Simulation Algorithm )

이영희 ,  김헌철 ,  이만봉 외 1명

대한전자공학회 학술대회

1993 .01

행위 수준의 VHDL 설계 검증 방법

박승규 ,  김종현 ,  서영호 외 1명

대한전자공학회 학술대회

1999 .06

혼합 모드 BIST 테스트 패턴 생성기

金弘植 ,  李抗圭 ,  姜成昊

전기학회논문지

1998 .07

연상 메모리를 위한 BIST 회로 설계에 관한 연구 ( A Study on design BIST Circuit for Content Addressable Memory )

정장원 ,  이주석 ,  고학림 외 2명

한국통신학회 학술대회논문집

1996 .01

분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소

崔炳九 ,  金東郁

전기학회논문지 D

2000 .06

스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST

문정욱 ,  손윤식 ,  정정화

대한전자공학회 학술대회

2003 .07